FC2カウンター FPGAの部屋 2018年01月03日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZYBO Z7-20でPcam 5Cを使用する1(D-PHYインターフェース)

2018 年の最初のFPGA の記事は ZYBO Z7 で Pcam 5C を使ってみるという記事にする。

まずは、Xilinx 社の XAPP 894 (v1.0) D-PHY ソリューション でD-PHY のことを学習しよう。

XAPP 894 (v1.0) D-PHY ソリューション で学習した内容を示す。
MIPI (Mobile Industry Processor Interface) は、MIPIアライアンスが策定したシリアル通信インターフェース規格で、カメラ・シリアル・インターフェース(CSI)とディスプレイ・シリアル・インターフェース(DSI)があるそうだ。そして、MIPI のインターフェース規格がD-PHY のようだ。
現在、1本でD-PHY をサポートできるI/O ピンがFPGAにないので、複数のピンを使用している。
その理由を示す。
XAPP 894 (v1.0) D-PHY ソリューション の図1:D-PHYの概要を引用する。
MIPI_camera_3_180103.jpg

D-PHYには、2つのモードがあって、LVDS のHS (HS Diff. Swing (e.g. 200mV))と、LVCMOS-1.2V の LP(Low-power Signaling Level (e.g. 1.2V))があるので、通常のFPGAの 1 ピンでは出力できない。

D-PHY の信号線には、クロック・ペアとデータのレーンがあるが、ZYBO Z7-20 のMIPI インターフェースは 2 つのデータ・レーンを使用している。

1つのD-PHY インターフェースには 4 のI/O ピンを必要とする。どんなインターフェースでFPGAのI/O ピンを使用しているかを示す図が、XAPP 894 (v1.0) D-PHY ソリューション の図 11 :FPGA 対応のD-PHY レシーバーだ。それを引用する。
MIPI_camera_4_180103.jpg

ZYBO Z7 では、XAPP 894 (v1.0) D-PHY ソリューション の図 11 :FPGA 対応のD-PHY レシーバーと同じ回路で接続されている。

ZYBO Z7 の回路図を見てみよう。

2ページのMIPI インターフェース部分を引用する。
MIPI_camera_1_180103.jpg

XAPP 894 (v1.0) D-PHY ソリューション の図 11 :FPGA 対応のD-PHY レシーバー と同じだった。

MIPI 関連の線がFPGA のどこに接続されているかだが、ZYBO Z7 の回路図の 11 ページにFPGA への接続図がある。
MIPI_camera_2_180103.jpg

例えば、レーン 0 は、MIPI_LANE0_P が M19 ピンに、MIPI_LANE0_N が M20 ピンに、LP_LANE_0_N が M18 ピンに、LP_LANE_0_P が L19 に接続されている。
  1. 2018年01月03日 08:06 |
  2. ZYBO Z7
  3. | トラックバック:0
  4. | コメント:0