FC2カウンター FPGAの部屋 2019年06月19日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Zybot のモーターの回転数と回転方向を取得する3(HDLシミュレーションにVivado HLS を使用する2)

Zybot のモーターの回転数と回転方向を取得する2(HDLシミュレーションにVivado HLS を使用する1)”の続き。

HDL を作成したら次はHDL シミュレーションだが、HDL シミュレーションもSA, SB のタイミングを作成する回路をVivado HLS で作ったら、とっても便利なんじゃない?ということで、作ってみた。ということで、前回は、ソースコードをブログに貼った。今回は、C コードの合成、C/RTL 協調シミュレーション、Export RTL(IP として使うことはないのだけれど)を行う。

まずは C コードの合成を行った。結果を示す。
rot_sim_2_190619.png

Estimated が 0 ns なのが変だが、Latency は 40 クロックで合っている。FF と LUT も使用されているということで大丈夫だろう?

次に、C/RTL 協調シミュレーションを行った。
rot_sim_3_190619.png

これも 40 クロックで予定通りだ。

C/RTL 協調シミュレーションの波形を見てみよう。
rot_sim_4_190619.png

sa_V と sb_V からとってもそれらしい波形が出ている。

最後に Export RTL をやってみたが、本当は、IP 化することはないので必要ない。ただし、Vivado synthesis, place and route にチェックを入れてある。
rot_sim_5_190619.png

LUT や FF が使用されているので、大丈夫だろう?
CP achieved post-implementation も 3.095 ns だった。
  1. 2019年06月19日 03:54 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0