FC2カウンター FPGAの部屋 2006年02月11日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

スパルタン3スタータキットでのISE8.1iのチュートリアル7(コンフィギュレーション編)

今度はデバイスのコンフィギュレーションだ。JTAGからのコンフィギュレーションとXilinxのXCF02、コンフィグROMへ書き込み方法の2回になると思う。
まずは皆さんスパルタン3スタータキットのMO,M1,M2の設定ピンは全てショートしているのであろうか?全てショートしている場合はコンフィグROMからブートである。M0オープン、M1ショート、M2オープンがJTAGからのコンフィギュレーションだ。MO,M1,M2の設定ピンは全てショートしている状態でもJTAGからコンフィギュレーションすることが出来る。

さて最初にProcessesペインからConfigure Device(iMPACT)をダブルクリックする。
ISE81i_46_060211.png


iMPACTウインドウが開く。JTAGのラジオボタンがチャックされているので、そのままFinishボタンをクリックするとバウンダリスキャンできるFPGAやXilinx ROMを検索してくれる。
ISE81i_47_060211.png


xc3s200(スパルタン3)とxcf02s(コンフィギュROM)が見つかる。Assign New Configuration Fileウインドウが開く。最初はxc3s200へコンフィギュレーションするファイルを選ぶのでledtest.bitを選択しOpenボタンを押す。
ISE81i_48_060211.png


次にスタートアップクロックがJTAGクロックじゃないとワーニングが出るが、そのままOKをクリックする。
ISE81i_49_060211.png


次にxcf02sのコンフィギュレーションファイルを選ぶがこれはまだ作ってい以内のでBypassをクリックする。そうすると下の図のようになる。
ISE81i_50_060211.png


ここはISE8以前とだいぶ違うが、xc3s200をクリックして、右下のiMPACT Processesペインの→ProgramをダブルクリックするとProgramming Propertiesウインドウが開く。
ISE81i_51_060211.png


OKボタンをクリックするとスパルタン3のコンフィギュレーションが始まる。
ISE81i_52_060211.png


プログレスバーが100%になるまで待ち、成功すると下図のような画面が出る。
ISE81i_53_060211.png


これでコンフィギュレーション終了。
この状態では全てのLEDは0を表示しているはずだ。
btn0を押している間に8.が移動して離すと止まるはずだ。
下の写真はbtn0を押している所だ。
ISE81i_tut_1_060211.jpg


btn0を離すと8.が任意の位置で止まる。
ISE81i_tut_2_060211.jpg


最後におまけ。スパルタン3スタータキットはこのようなアタッシュケースに入っている。これはケコムのDS用ケースを加工してぴったり入るようにしてあるのだ。
ISE81i_tut_3_060211.jpg

  1. 2006年02月11日 17:42 |
  2. FPGAリテラシー及びチュートリアル
  3. | トラックバック:0
  4. | コメント:0

スパルタン3スタータキットでのISE8.1iのチュートリアル6(インプリメンテーション編続き)

次回はコンフィギュレーション編だがその前のインプリメンテーションのチップスを1つ。
UCFファイルで指定した動作周波数を確保できない時はどうするか?
HDLを見直すのが良いが、ISEに頑張ってもらう時はどうするかを説明しようと思う。
まずはProcessesペインのSynthsize - XSTを右クリックしてメニューのProperties...を選択する。
ISE81i_42_060211.png


Process Propertiesウインドウが開く。まずは右下のProperty display level:をStandardからAdvancedに変更してください。Optimization EffortがNormalになっているのでこれをHighにする。これをHighにすると論理合成に時間がかかるようになります。
ISE81i_43_060211.png


Implement Designをを右クリックしてメニューのProperties...を選択する。Process Propertiesウインドウが開く。まずは右下のProperty display level:をStandardからAdvancedに変更してください。CategoryペインのMap Propertiesを選択し、右側のOptimization Strategy(Cover Mode)をAreaからSpeedに変更する。これにするとFPGAのリソースを余計に消費するようになる。
ISE81i_44_060211.png


今度はCategoryペインのPlace & Route Propertiesを選択して、右側のPlace & Route Effort Level (Overall)をStandardからHighにする。こうするとPlace & Routeに時間がかかるようになるが一般的に結果が良くなる。
ISE81i_45_060211.png


今回の回路ではこのような設定をする必要がまったくないが、複雑な回路で動作周波数が高い場合には必要になる場合がある。
  1. 2006年02月11日 09:03 |
  2. FPGAリテラシー及びチュートリアル
  3. | トラックバック:0
  4. | コメント:1