FC2カウンター FPGAの部屋 2006年03月18日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

FPGA Editorの使い方3

FPGA Editorの使い方3だ。まだChipscopeの配線をつなぎなおす機会が無いのでFPGAの内部配線をテストピンに出してオシロスコープで観察するやり方をやってみようと思う。
使用するのは以前同様ここにあるサンプルをISE8.1iに変換して使うことにする。
”FPGA Editorの使い方1”を参照してFPGA Editorを立ち上げる。
今回はfreqdiv.vhdのlcntカウンタの一部のネットを見てみよう。lcnt(15 downto 0)のうちのlcnt(7)を見てみよう。lcntは50MHzクロックを分周しているので、7番目だと1/256になっているはずである。195KHz、周期は5.12usだ。
最初にFPGA EditorをRead/Writeモードに設定しよう。
"File" - "Main Properties..."を選択する。
FPGA_Editor_10_060318.png


Main Propertiesダイアログが立ち上がる。
FPGA_Editor_11_060318.png


"General"タブが選択されていて、その中の"Edit Mode"が"No Logic Changes"が選択されていると思うが、ここのプルダウンメニューから"Read Write"を選ぶ。これでFPGA Editorで編集が出来るようになった。
FPGA_Editor_12_060318.png


これで編集できるので、ネットを出力用のピンにつなごう。
FPGA EditorのList1ウインドウの一番上のプルダウンメニューから"All Nets"を選択する。下のペインにネット名が表示されるので"Inst_ssegdisp_FreqDivi_lcnt<7>"をクリックして選択する。選択したネットを表示するためにZoom Selectionのアイコンをクリックする。そうするとArray1ウインドウに選択されたネットが表示される。
FPGA_Editor_1_060318.png


このネットをオシロで見るためにSpartan-3 Starter KitのA2コネクタの7番ピン(PA-IO4(D6))に出力してみよう。
"Tools" - "Probes"を選択する。
FPGA_Editor_2_060318.png


Probesウインドウが開く。"Add"ボタンをクリックする。
FPGA_Editor_3_060318.png


"Define Probe"ウインドウが開く
"Pin Name"にInst_ssgdisp_FreqDivi_lcnt<7>_outと入れる。(この名前は自分の好きな名前でよい)
"Select Net"に"*FreqDivi_lcnt<7>*"と入れてFilterボタンを押す。
下のペインにInst_ssgdisp_FreqDivi_lcnt<7>が表示されるので、それをクリック。
"Select Pin Numbers"の"Method"をプルダウンメニューから"Manual"にする
"Available Pins"でD6を選択する
FPGA_Editor_4_060318.png


">"ボタンをクリックして"Selected Pins"ペインにD6を入れる。
"OK"ボタンをクリック
FPGA_Editor_5_060318.png


"Probes"ウインドウにInst_ssgdisp_FreqDivi_lcnt<7>_outピン(D6)が追加される。そこまでのDelayは3.484nsだそうだ。
FPGA_Editor_6_060318.png


"Close"ボタンをクリックして、ウインドウを閉じる。
"List1"ウインドウのプルダウンメニューから"All Components"を選択し、Typeの列をクリックするとIOBが上に来る。
Inst_ssgdisp_FreqDivi_lcnt<7>_outがD6ピンにつながっているのが確認できる。
FPGA_Editor_7_060318.png


"File" - "Save"を選んでセーブする。
probeスクリプトファイルをセーブするかどうか聞いてくるダイアログが出る。
”はい”ボタンをクリックしてセーブしてみよう。
FPGA_Editor_8_060318.png


セーブダイアログが出るので、”保存”ボタンをクリックする。
セーブしておくと"Probes"ウインドウで"Open Probes..."からprobes.scrを選ぶと"Probes"ウインドウにInst_ssgdisp_FreqDivi_lcnt<7>_outピン(D6)が自動的に追加される様だ。
FPGA_Editor_9_060318.png


FPGA Editorを終了する。
ISEの"Processes"ペインを見ると"Generate Programming File"にオレンジ?になっているので、ここをダブルクリックしてもう一度実行する。
FPGA_Editor_13_060318.png


これで普通にSpartan-3 Starter Kitにダウンロードすれば195KHz、周期は5.12usの矩形波がSpartan-3 Starter KitのA2コネクタの7番ピン(PA-IO4(D6))に出力されるはずだ。ただし、時々長いかもしれない。50000分周ということは最後は80カウントで0クリアなので、最後の0の区間は次の0の区間に続くので80+128=208カウントになる。

最後に、この記事が本当に195KHz、周期は5.12usの矩形波がSpartan-3 Starter KitのA2コネクタの7番ピン(PA-IO4(D6))に出力されるかどうかは確認していない。確認できる方は確認して教えてほしい。今日は無理だが私も近いうちに確認する。

3月20日:195KHz、周期は5.12usの矩形波がSpartan-3 Starter KitのA2コネクタの7番ピン(PA-IO4(D6))に出力されるのを確認した。
なお、上で

ISEの"Processes"ペインを見ると"Generate Programming File"にオレンジ?になっているので、ここをダブルクリックしてもう一度実行する。


という文があるが、一回bitファイルを作らないとこうならない。ISE7.1iのプロジェクトをISE8.1iのプロジェクトに変換した直後ではチェックはついていないはずなので訂正します。
  1. 2006年03月18日 10:27 |
  2. FPGA Editorの使い方
  3. | トラックバック:0
  4. | コメント:1