FC2カウンター FPGAの部屋 2006年10月11日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

お手軽にISEでSynplifyを使う上での注意点

お手軽にISEでSynplifyを使う上での注意点。お手軽にSynplifyを使うという意味はSynplify用の制約ファイル(.sdc)を書かないでデフォルトのまま使うという意味だ。
ISEのSynthesize - Synplify Proのプロパティを開くとディフォルトでは下の図のように設定されている。
otegaru_synplify_1_061011.png

Frequencyは0でハイドされているので、マニュアルによると

[Frequency]

タイミング ドリブン合成でのクロック周波数を指定します。タイミング ドリブン合成で、このグローバル クロック周波数が使用されます。

デフォルト値は 0 で、エリア最適化が実行されます。


Write Vendor Constraint Fileにチェックが入ってる。同じくマニュアルによると

[Write Vendor Constraint File]

Synplify/Synplify Pro では、ベンダー制約ファイルを使用してユーザー指定のデザイン制約をアノテートします。このプロパティは、この NCF ファイルを生成するかどうかを指定します。

デフォルトではこのプロパティは True (チェック ボックスはオン) に設定されており、NCF 制約ファイルが生成されます。


よってデフォルトの状態ではFrequencyはエリア最適化されて、その結果が制約ファイルに書き込まれる。
ISEではSynplifyの生成した制約も取り込まれて制約に追加されるようなので、余計な(おかしい)制約が増えてしまい、Place & Routeの結果がおかしくなってしまう。まったく関係ないと思われる制約が入ってきて勝手に満たせないと怒られてしまう。
そのような場合は前の図でWrite Vendor Constraint Fileのチェックボックスのチェックをはずすと良い。そうするとSynplifyは制約を吐かずに素直にUCFの制約とその派生した制約だけになるようだ。

<おまけ>一度Write Vendor Constraint Fileのチェックボックスのチェックして論理合成してしまうと再度Rerun allしてもSynplifyの制約が残ってしまう。
そのような時はISEのProjectメニューからCleanup Project Filesを実行してプロジェクトをお掃除すると良い。
  1. 2006年10月11日 11:38 |
  2. Xilinx ISEについて
  3. | トラックバック:0
  4. | コメント:2