FC2カウンター FPGAの部屋 2007年02月15日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Verilog2001版DDR SDRAMコントローラーのインプリメント

Verilog2001版DDR SDRAMコントローラーのインプリメントの仕方をちょっとだけ。。。

インプリメントに使用するVerilogファイルはシミュレーションに使用したものと同じものです。Verilog2001版DDR SDRAMコントローラーのModelSimシミュレーションまとめ1からダウンロードしてください。

最初にWebPACK ISE8.2iを起動する。
File -> New Project... を選択する。
DDR_Verilog_1_070210.png

New Project Wizard - Create New Projectウインドウが開くので、Project Nameを DDRtest_Synth と入力する。Project Location の脇の”...”ボタンをクリックすると"フォルダ参照”ダイアログが開くので、 DDRtest_verilogを選択する。
DDR_Verilog_2_070210.png

New Project Wizard - Device Propertiesウインドウが開くのでFamily, Device, Package, Speed, Simulatorの部分を入力する。Next>ボタンをクリック。
DDR_Verilog_3_070210.png

New Project Wizard - Create New Sourceウインドウが開く。Next>ボタンをクリック。
DDR_Verilog_4_070210.png

New Project Wizard - Add Existing Sourcesウインドウが開く。
DDR_Verilog_5_070210.png

Add Source ボタンをクリックするとファイルを選択するダイアログが開くので "dcm100.xaw" と "DDRtest.ucf" を選択する。
DDR_Verilog_6_070215.png

”開く”ボタンをクリックすると、"dcm100.xaw" と "DDRtest.ucf" が Add Existing Sources に追加される。
DDR_Verilog_7_070215.png

もう一度、Add Source ボタンをクリックする。ファイル選択のダイアログで1つ上のフォルダ (DDRtest_verilog) に移動して、下の図の通りにファイルを選択して”開く”ボタンをクリック。
DDR_Verilog_8_070215.png

今、プロジェクトに入れたVerilogファイルは、Add Existing Sources の Copy to Project がチェックが入っていると思う。このままだとプロジェクトフォルダにコピーされてしまうので、チェックをはずそう。
DDR_Verilog_9_070215.png

次にもう一度、Add Source ボタンをクリックする。ファイル選択のダイアログで DDRtest_verilog/ddr_controller に移動し、下の図の通りにVerilogファイルを選択する。そして”開く”ボタンをクリック。
DDR_Verilog_10_070215.png

やはりここでも、プロジェクトに入れたVerilogファイルは、Add Existing Sources の Copy to Project がチェックが入っていると思う。このままだとプロジェクトフォルダにコピーされてしまうので、チェックをはずそう。
DDR_Verilog_11_070215.png

New Project Wizard - Project Summary が出るので Finish ボタンをクリックして終了。
DDR_Verilog_12_070215.png

Adding Source Files... ダイアログが出るので、OK ボタンをクリック。
DDR_Verilog_13_070215.png

これでプロジェクトが完成。
DDR_Verilog_14_070215.png

今日はここまで。
  1. 2007年02月15日 21:27 |
  2. Spartan3E Starter Kit
  3. | トラックバック:0
  4. | コメント:2