FC2カウンター FPGAの部屋 2007年02月22日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Spartan3E Starter Kit用DDR SDRAMコントローラへのリンク

このブログでは記事をカテゴリ分けしているがカテゴリを分けていくと、どっちに入れていいか悩む記事も出てくる。
Spartan3E Starter Kit用DDR SDRAMコントローラも”DDR SDRAMコントローラ”というカテゴリに入れないで”Spartan3E Starter Kit”のカテゴリに入れてしまった。やはり”DDR SDRAMコントローラ”に入っていないのはおかしいのでリンクを入れることにした。”DDR SDRAMコントローラ”カテゴリをご覧の方はリンクを置いておきますので興味がありましたら飛んでください。
Spartan3E Starter KitでのDDR SDRAMコントローラのテスト
DDR SDRAMコントローラ回路の途中経過
Spartan3E Starter KitのDDR SDRAMコントローラについての疑問
Spartan3E Starter KitのDDR SDRAMコントローラについての疑問2
Spratan3E Starter KitのDDR SDRAMコントローラまとめ
Spratan3E Starter KitのDDR SDRAMコントローラまとめ2
Spratan3E Starter KitのDDR SDRAMコントローラまとめ3
Spratan3E Starter KitのDDR SDRAMコントローラ(プロジェクト)
Spratan3E Starter KitのDDR SDRAMコントローラの説明

更に不完全ですがFree Model Foundryのモデルを使用してDDR SDRAMコントローラのシミュレーションをしてみたのがこちらです。
DDR SDRAMシミュレーションモデル
DDR SDRAMコントローラのシミュレーション(FMFライブラリを作る)
DDR SDRAMコントローラのシミュレーション1(コンパイルスクリプト)
DDR SDRAMコントローラのシミュレーション2(シミュレーションスクリプト)

2006/12/19 : Spartan3E Starter KitでのDDR SDRAMコントローラのブログを読んでいると整合性が取れないと思います。それは最初はDDR SDRAMコントローラ作製予定のようにDCMの動的位相シフトを利用してクロックをシフトしてリードデータを受けるクロックをうまい位置にあわせようとしていたからです。そのうちにVirtex4やSpartan3EのIOBの遅延素子のことをテストするうちに、Spartan3Eでもこれを利用してリードデータそのものを遅延させればOKでは?と考えて、そうしてみたらうまくいったようだというのがSpratan3E Starter KitのDDR SDRAMコントローラまとめです。

2007/02/22: Verilog 2001版DDR SDRAMコントローラへのリンクを追加します。
Verilog 2001版DDR SDRAMコントローラは、以前作ってあったSpartan3E Starter Kit用VHDL版DDR SDRAMコントローラをVerilog2001に書き直したものです。VHDL版では秘密だった controller.vhd も controller.v としてソースを入れてあります。
Verilog2001版DDR SDRAMコントローラーのインプリメント
Verilog2001版DDR SDRAMコントローラーのインプリメント2

2007/09/02:追加
Verilog2001版DDR SDRAMコントローラーのシミュレーションについてのやり方をリンクしました。
Verilog2001版DDR SDRAMコントローラーのModelSimシミュレーションまとめ1
Verilog2001版DDR SDRAMコントローラーのModelSimシミュレーションまとめ2
  1. 2007年02月22日 19:22 |
  2. DDR SDRAMコントローラ
  3. | トラックバック:0
  4. | コメント:0