FC2カウンター FPGAの部屋 2007年09月20日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

"VHDLの書き方"の目次

for generateで生成した分散RAMの初期化方法
XSTでのVHDLインプリメントの注意点(math_realライブラリを使って、log2(値)を使って、ビット幅を算出しようとしたら丸めのために失敗した)
私流のVHDLの書き方1(constant文で値を意味のある文字列で置き換える方法やfunctionの使い方の例)
私流のVHDLの書き方2(package文とpackage body文の書き方の例)
VHDLにおけるifdefの代わり(Verilogのifdefの代わりにVHDLではif generate文を使う)
PCI-Xバスへの出力信号のHDL記述(PCI-Xの出力信号のVHDLでの記述方法の一例、人間の見易さを第一に考えている)
FFをIOBに入れるためのVHDLの書き方(Synplify Pro編)(PCI-Xバスへの出力信号のHDL記述よりも確実な書き方)
あらかじめ定義された属性(Predefined Attributes)
多次元配列(多元配列の書き方)
ブロック文(VHDLのブロック文と使い方)
ありがとう、30万アクセスとVHDLの共有変数(たーぼ のハードウェア設計記録さんのVHDL TIPS 「shared variableの使用法」の紹介)
PS/2キーボードインターフェース用テストベンチ(procedure使用)(procedure文を利用して、”日曜デジタル”の”PS/2に挑戦”のPS/2キーボード・インターフェースのテストベンチを書いてみた。procedure文はサブプログラムを書くときに使われる。wait文も書くことができるので、テストベンチでプロセッサのバスプロトコルやシリアルインターフェースの通信手順を書くのも使用することができる。)
LOG2の値の求め方XSTでのVHDLインプリメントの注意点で失敗したLOG2の求め方をOPENCORESのソースで解決した)

他のカテゴリでのVHDLの記事
VHDLの共有変数を使用したシミュレーション(VHDLの共有変数を使ってテストベンチで下の階層の信号を見る)
PCIバスなどのシミュレーション(VHDL)(PCIバスのサスティンド・トライステート信号をシミュレーションする際の問題点と一解決方法)
DDR SDRAMコントローラをVHDLからVerilog2001へ書き換える2(VHDLでLUTを使用したDual Port RAMのRAM16X1Dプリミティブをアドレス幅だけインスタンス)
DDR SDRAMコントローラをVHDLからVerilog2001へ書き換える1(VHDLでのPackageの書き方の一例)
PS/2キーボードインターフェース用テストベンチ(procedure使用)のアサーションのようなものPS/2キーボードインターフェース用テストベンチ(procedure使用)のVHDLで書いたテストベンチにアサーションのようなものを追加して、エラーが出たらシミュレーションがブレークして、エラーメッセージが出るようにした)
キャラクタ・ディスプレイ・コントローラのシミュレーション(VHDL)(キャラクタ・ディスプレイ・コントローラの表示文字をシミュレーションによって確認する方法、VHDL版。こちらはPS/2キーボード・インターフェース回路とつながっている)

その他、いろいろなところに散らばっているのであきらめました。
  1. 2007年09月20日 22:05 |
  2. カテゴリ別の目次
  3. | トラックバック:0
  4. | コメント:0

”FPGA Editorの使い方”の目次

やはりブログは逆順なので、最初から見にくいので、各カテゴリの目次を作ることにした。まずはここから。
FPGA Editorの使い方1(基本的な使い方)
FPGA Editorの使い方2(FPGAでのスライスやIOBの中身の見方)
FPGA Editorの使い方3(内部配線を外部端子に出力)
FPGA Editorの使い方4(追加したProbe(テスト用の出力ピン)の削除の仕方)
FPGA内の配線を固定する(FPGA Editorで配線も固定する方法)
DCMの位相シフト量の変え方(FPGA EditorでDCMの位相シフト量を変更)
FPGA Editorで配置と配線を割り当てる1FPGA Editorで配置と配線を割り当てる2FPGA Editorで配置と配線を割り当てる3(MAPのManually Place & Route で FPGA Editor を起動して論理素子、IOBの配置と配線を決定する。その後、UCFファイルに決定した論理素子、IOBの配置と配線を書き込み、再度インプリメントする)
  1. 2007年09月20日 20:48 |
  2. カテゴリ別の目次
  3. | トラックバック:0
  4. | コメント:0

”PACEの使い方”の目次

PACEの使い方1(PACEでのピンの配置)
PACEの使い方2(ブロック単位での信号規格の定義)
PACEのエラー回避方法(PACEを起動するときの"ERROR:HDLParsers:3014"の回避方法)

他のカテゴリでのPACEの記事
Virtex4のリージョナルバッファ(BUFIO、BUFR)(PACEを起動してのピンの配置)
DDR SDRAMのDQS信号でデータをサンプルする方法2(BANKを指定してピンを配置する)
スパルタン3スタータキットでのISE8.1iのチュートリアル5(インプリメンテーション編)(Package Viewでのピンの配置)
BUFGMUXの配置方法(BUFGMUXの配置)
  1. 2007年09月20日 20:46 |
  2. カテゴリ別の目次
  3. | トラックバック:0
  4. | コメント:0