FC2カウンター FPGAの部屋 2008年01月18日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

DDR2 SDRAMコントローラのシミュレーション時のバグ

DDR2 SDRAMは現在、DDR2 SDRAM(Micron MTH16M16-37E)のモデルをMicron社のMT47H16M16BG-37Eのページからダウンロードして、DDR2 SDRAMコントローラに接続し、
Veritakシミュレータでシミュレーションを行っている。
初期化の手順は”DDR2 SDRAM(Micron MTH16M16-37E)の初期化について”を参照して行っている。
そうしたところ、DDR2 SDRAMのモデルからエラーが出力された。

DDR2_SDRAMtest_tb.MT47H16M16_inst: at time 201881000.0 ps ERROR: Write Recovery = 2 is illegal @tCK(avg) = 5000.000000


これはモードレジスタをセットするときに、Write Recoveryの値をどうせ使わないからと、2にセットしているのだが、クロックサイクル5ns つまり200MHzではエラーだということのようだ。
確かに規格のtWRを見ると15ns なので3クロック必要だ。DDR2 SDRAMモデルはクロックサイクルを判別して、設定値が妥当かどうかもチェックしているようだ。すごくよくできていると思った。
DDR2 SDRAMモデルから下のようにいろいろなINFOも出てきて、とても役に立つ。
DDR2_Model_080118.png
  1. 2008年01月18日 05:27 |
  2. DDR SDRAMコントローラ
  3. | トラックバック:0
  4. | コメント:0