FC2カウンター FPGAの部屋 2008年05月09日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Virtex2PでCoregenのFWFT FIFOを生成してインプリメントしてみた

Virtex2P(xc2vp50-6ff1152) でCoregenのFWFT FIFOを生成してインプリメントしてみた。FWFT FIFOはCommon Clock, Block RAM使用、First-Word Fall-Through (FWFT)モード。使用したISEは9.2i SP3, Synplify Pro 9.2。
このFWFT FIFOのポートマップは以下のとおり。

ENTITY fwft_fifo IS
port (
clk: IN std_logic;
din: IN std_logic_VECTOR(63 downto 0);
rd_en: IN std_logic;
rst: IN std_logic;
wr_en: IN std_logic;
almost_full: OUT std_logic;
data_count: OUT std_logic_VECTOR(9 downto 0);
dout: OUT std_logic_VECTOR(63 downto 0);
empty: OUT std_logic;
full: OUT std_logic);
END fwft_fifo;


dout, empty, full, almost_full, data_countなどが、FF出力になっているかどうか知りたかった。
上にfwft_fifo_test.vhd というファイルをかぶせて、IPの通りに出力パッドを用意した。
まずはdout(0)を見てみるとBlock RAMから直接出力されている。
fwft_fifo_1_080509.png

出力時間の制約をかけてTiming Analyzerで見てもTcko で出力されているようだ。
fwft_fifo_2_080509.png

Timing AnalyzerでTckoのリンクをクリックするとIEブラウザが立ち上がって、Tckoのヘルプを表示してくれる。それによると、Tckoは Sequential delay from flip-flop clock CLK to XQ/YQ (clock to out) ということで予想通りだった。
fwft_fifo_3_080509.png

dout, empty, full, almost_full, data_countも全部調べてみたがFF出力だった。
fwft_fifo_4_080509.png


すべて予定通りだった。
#しかし、クロックからの出力時間を制約してあるのに、エラーにしてまでなぜパッドから遠いBlock RAMを使うのだろう?(パッド位置はツールにお任せです)
  1. 2008年05月09日 15:58 |
  2. FPGAチップ内の配線方法
  3. | トラックバック:0
  4. | コメント:0