FC2カウンター FPGAの部屋 2008年05月29日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Versys EDA

たまたま検索していたら、有限会社レグシムさんのVersys EDAが引っかかった。
ライブリナックスでCDブートして、リナックスのVerilog、SystemCのシミュレーション環境をお手軽に試すことができる。
Verilog Simulatorは、Icarus VerilogとGPL Cver、波形表示ツールとしてはGTKWave、あとSystemC コンパイラが入っている。
早速、UbuntuのISOイメージをCDに書いて試してみたが、なかなかよさそうだった。お手軽にリナックスのシミュレーションツールを試せるのが良い。私のところのノートパソコンでも問題なく動作した。
  1. 2008年05月29日 20:23 |
  2. シミュレーション
  3. | トラックバック:0
  4. | コメント:0

DQの最適な遅延値を測定するDDR2 SDRAMコントローラのインプリメント3

”DQの最適な遅延値を測定するDDR2 SDRAMコントローラのインプリメント2”で200MHzの16分周クロックがうまく出ていないようなので、Chipscopeで見てみるということだったので、実際に見てみた。
DDR2_SDRAM_auto_adj_init_5_080529.png

16分周クロックは一番下のclk1_16。その結果、ちゃんと16分周されていた。原因は何なんだろう。
もう少し調査が必要のようだ。

ISE10.1.01が前のバージョンと違っているところをやってい見ている。複数のUCFを扱えるようになっているようだ。結果をそのうち書こうと思っている。
  1. 2008年05月29日 09:08 |
  2. DDR SDRAMコントローラ
  3. | トラックバック:0
  4. | コメント:0