FC2カウンター FPGAの部屋 2010年04月12日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

フォルダのファイル名をリストにして、コマンドバッチファイルを作る

ISimによるOVLのシミュレーションに取り組んでいる。ISimではSpartan-6のMCBやPCIeなどをシミュレーションするはずなので、慣れていても良いと思った。とりあえずはライブラリを生成する必要がある。
ISimのVerilogコンパイルコマンドはvlogcompだった。(これはISim Helpで知った)
それで、ModelSimと同様にovl_*.v で全部のVerilogファイルをコンパイルしてくれるかと思ったがだめだった。
それで、ファイルにstd_ovlフォルダ下のすべての.vファイルを書き出そうとしたが、面倒だ。ネットを検索すると、”第6回 指定フォルダ内のファイル名一覧をExcelに書き出す”を見つけた。ExcelのVBAでファイル名をシートに入れる方法だった。記事のExcelのバージョンは2003だが、私の持っているExcelは2007なので、Visual Basic(VB)の作り方に違いがあった。
・ Officeボタンで出したメニューからExcelのオプションを選択する。
Cmd_list_1_100412.png

Excelは子供会の連絡書類作成に使っている(今年は地区長なのだ)。
・ 開発タブをリボンに表示するをチェックし、OKボタンをクリックする。
Cmd_list_2_100412.png

・ するとExcelのリボンインターフェースに開発タブが増えた。それをクリックすると、Visual Basicやマクロのアイコンが出てきた。
Cmd_list_3_100412.png

Visual Basicアイコンをクリックして、VBのウインドウをあけて、VBのマクロを追加した。マクロアイコンをクリックするとマクロが実行できる。下の図が実行して、ファイル名をゲットできたところ。
Cmd_list_4_100412.png

その後の手順を下に示す。

1. ファイル名だけをNotepad++にコピーして、.vhdファイルを除いた。
2. 最初にOVL_Verilog_Lib_Comp.do を作って、vlogcompコマンドを1つのVerilogファイル毎に1行とした。vlogcomp -f OVL_Verilog_Lib_Comp.doでファイルを読んで実行させたが、エラー。どうも複数行あるとダメらしい。
3. 次に、ISim Helpに、vlogcomp suba.v subb.vの例があったので、同様に51個のVerilogファイル名をつないで実行させたら、途中でエラーになった。
4. それではと、2. で作ったOVL_Verilog_Lib_Comp.doをOVL_Verilog_Lib_Comp.batと名前を変えて、バッチファイルとして実行したら、うまく行った。


下に1行目のvlogcompコマンドを示す。

vlogcomp -d OVL_VERILOG -d OVL_ASSERT_ON -d OVL_FINISH_OFF -i H:\HDL\OVL\std_ovl -work accellera_ovl_vlog H:\HDL\OVL\std_ovl\ovl_always.v


Notepad++で正規表現で置換できたので便利だった。先頭(^)に追加した。
  1. 2010年04月12日 05:04 |
  2. パソコン関連
  3. | トラックバック:0
  4. | コメント:2