FC2カウンター FPGAの部屋 2011年11月03日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

システム開発入門[Altera偏]を試してみる5(2.4アップダウン・カウンタのシミュレーション3)

システム開発入門[Altera偏]を試してみる4(2.4アップダウン・カウンタのシミュレーション2)”の続き。

前回はAlteraからダウンロードしたModelSimでシミュレーションを行ったが、Verilogソースなので、Veritak Basic版でもシミュレーションをすることが出来る。ひさしぶりにVeritakを使ってみることにした。

Veritakの詳しい使い方は、”FPGAリテラシー およびチュートリアル”を見て欲しい。

Veritakでプロジェクトを作成して、セーブした。
FPGA_Board_Dev_44_111103.png

プロジェクトをロードしてシミュレーションを行った。Waveform Viewerに波形を追加してudcntを符号なし10進数表示に変えたところだ。ModelSim同様のシミュレーション結果を得た。
FPGA_Board_Dev_45_111103.png

Veritakの良いところはNotepad++と連帯しているところだ(Veritakで設定が必要)。プラグインを入れると、Notepadd++起動時にダイアログが出てきて、ここからVeritakシミュレータを制御することが出来る。
更に、Notepad++上で信号名にカーソルを合わせると現在の時刻と信号の値が表示され、デバックの時に便利だ。
FPGA_Board_Dev_46_111103.png

更に、Notepad++上でブレークポイントを設定して、ブレークすることが出来る。
FPGA_Board_Dev_47_111103.png

FPGA_Board_Dev_48_111103.png

何と言っても、私のとって使い慣れたエディタであるNotepad++上でいろいろ出来るのが嬉しい。
  1. 2011年11月03日 04:56 |
  2. FPGAボードで学ぶ組込みシステム開発入門[Altera偏]
  3. | トラックバック:0
  4. | コメント:0