FC2カウンター FPGAの部屋 2011年12月07日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI4 プロトコルの勉強1

XilinxのEDKはAXI4バスを使用することが出来る。今回はカスタム AXI Master IP コアの作成を目指そうと思う。AXI4 Masterコアを作成できるようにAXIプロトコルについて学んで行くつもりだ。

参考資料を以下に示す。
AXI リファレンスガイド UG761 (v13.2)2011年7月6日
12.3 EDK、12.3 ISE - カスタム AXI IP コアの作成方法
AMBA_AXI_プロトコルV1.0_SpecJ.pdf(ARM社からダウンロード)
IHI0022D_amba_axi_protocol_spec.pdf(ARM社からダウンロード)

AXI4インターフェースの種類
1.AXI4    : メモリマップ式のバースト可能インターフェース。最大256バースト。
2.AXI4-Lite : メモリマップ式の単一トランザクションのインターフェース。バーストできない。
3.AXI4-Steam: アドレスフェーズがないデータ・バースト・サイズに制限がないプロトコル。ストリーム用

AXI4とAXI4-Liteは5つのチャネルから構成される。
1.読み出しアドレスチャネル (Read address channel) 
2.書き込みアドレスチャネル (Write address channel)
3.読み出しデータチャネル (Read data channel)
4.書き込みデータチャネル (Write data channel)
5.書きこみ応答チャネル (Write response channel)
  1. 2011年12月07日 05:56 |
  2. AXI4バス
  3. | トラックバック:0
  4. | コメント:3