FC2カウンター FPGAの部屋 2011年12月20日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

LOG2の値の求め方2

LOG2の値の求め方”の続き。

今日、Atlysボード+VmodCAMのVGA出力バーションのISEプロジェクト(VmodCAM_Ref_VGA%20Demo_13.zip)のVHDLソースを見ていたら、ビット幅を定義している部分を見つけた。
それは、CamCtl.vhdの下の文だった。

constant INIT_VECTORS : natural := 26;
constant ADDR_WIDTH : natural := natural(ceil(log(real(INIT_VECTORS), 2.0)));


この場合には、最初にmath_realパッケージをuseしておく必要がある。

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.math_real.all;



(注)naturalは自然数(0を含む)

type integer is -2,147,483,647 to +2,147,483,647;
subtype naturl is integer range 0 to +2,147,483,647;


VHDL 命令説明参照

function CEIL (X : real ) return real;
-- returns smallest integer value (as real) not less than X


math_real.vhdlから引用
  1. 2011年12月20日 17:52 |
  2. VHDLの書き方
  3. | トラックバック:0
  4. | コメント:0

Atlysボード+VmodCAM2

”Atlysボード+VmodCAM”の続き。

Atlysボード本体のPROGコネクタからUSBケーブルでパソコンにつないだ時はコンフィグがうまく行かなかった。今回は、Digilent社のXUP USB-JTAG Programming Cableで金フィグしたらうまく行った。
両方のカメラからの画像を下に示す。
Atlys_3_111220.jpg

右のカメラからの映像。
Atlys_5_111220.jpg

左のカメラからの映像。
Atlys_4_111220.jpg

綺麗に写った。

ここからどうするかだが、xapp495_S6TMDS_Video_Interface.pdfなども参照しながら考えようと思う。
とりあえずは今のをシミュレーションしてみようと思う。

今までは、動いている出来あいのものがなかったから自分で作るしか無かったが、結構豊富にサンプルデザインがあっても迷うな。。。

  1. 2011年12月20日 05:48 |
  2. Atlysボード
  3. | トラックバック:0
  4. | コメント:0