FC2カウンター FPGAの部屋 2012年01月24日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Programmable XBee-PRO ZBのX-CTUによる設定

Programmable XBee-PRO ZBXBeeエクスプローラUSBドングル(XBeeの挿入方向はシルクに表示されている)に挿入してX-CTUツールで設定しようとしていたが、どうやってもおかしくなる。だいぶ困っていたが、やり方が分かったので、備忘録として書いておく。

・X-CTUを立ち上げて、PC Settings タブでTest/Query ボタンをクリックして、通信テストを行った。
XBee_1_120124.png

・しかし、長い時間がかかった後で、おかしな値の結果が表示された。まるでタイムアウトしているような感じだった。
XBee_2_120124.png

いろいろ調べたが、情報がなかった。

・X-CTUのTerminal タブで、リターンキーを押すと、メニューが出てきた。Bypass Modeが怪しそうなので、Bを入力した。
XBee_3_120124.png

・もう一度、PC Settings タブでTest/Query ボタンをクリックして、通信テストを行った。

・すぐに、正しそうな値がダイアログに表示された。
XBee_4_120124.png

・Modem Configuration タブでReadボタンをクリックするとコンフィギュレーションを見ることができた。
XBee_5_120124.png

つまり、Programmable XBee-PRO ZBでは、最初にX-CTUのTerminal タブで、Bypass Modeに設定する必要がある。

これで、ずいぶん時間を無駄にしてしまった。。。
  1. 2012年01月24日 17:52 |
  2. XBee
  3. | トラックバック:0
  4. | コメント:2

MicroBlaze MCSをテストする2(PlanAhead13.4編)

MicroBlaze MCSをテストする1(IPコアの生成、Project Navigator編)”の続き。のつもりだったが、PlanAhead13.4のプロジェクトサンプルとしてみてください。MicroBlaze MCSはIPを生成した後で、BMMファイルを生成するためにスクリプトを実行する必要があるようです。

Project Navigator を使用すると、MicroBlaze MCSの生成が遅いので、生成が速いPlanAheadプロジェクトでMicroBlaze MCSを試すことにする。MicroBlaze MCSコアのコンフィグレーションはProject Navigator と同一としてある。ISEのバージョンは13.4。

1.microblaze_mcs_v1_0_0 というMicroBlaze MCS IPが生成されている。まずはインスタンシエーション・テンプレートを確認する。Sourceウインドウで、Librariesタブをクリックして、microblaze_mcs_v1_0_0.veo をダブルクリックして、ファイルを開く。インスタンシエーション・テンプレートが書かれているので、これを利用する。
MB_MCS_14_120122.png

・MicroBlaze MCS のトップファイルを生成する。

2.FileメニューからAdd Source...を選択する。または、Sourcesウインドウで、右クリックメニューメニューからAdd Source...を選択する。

3.Add Soures ダイアログが開く。Add or Create Design Sources ラジオボタンをクリックして、Next>ボタンをクリックする。
MB_MCS_15_120122.png

4.Add or Create Design Sources ダイアログが開く。Create File...ボタンをクリックする。
MB_MCS_16_120122.png

5.Create Source File ダイアログが開く。File name: にMicroBlaze_MCS_Test と入力して、OKボタンをクリックする。
MB_MCS_17_120122.png

6.Add or Create Design Sources ダイアログに、MicroBlaze_MCS_Test.v が入った。Finishボタンをクリックする。
MB_MCS_18_120122.png

7.Define Modules ダイアログが開く。ポートを宣言した。OKボタンをクリックする。
MB_MCS_19_120124.png

8.MicroBlaze_MCS_Test.v のスケルトンができた。これに、microblaze_mcs_v1_0_0 をインスタンスする。どうやらPlanAheadのtext editorに補完機能は無いようだ。Project Navigator は補完機能がある。この辺も充実して欲しい。
MB_MCS_20_120124.png
今気がついたがPlanAheadのSourcesウインドウにHierarchy タブが追加されていて、HDLソースやIPが階層的に表示することが出来るようになった。良かった。使いやすくなったと思う。少なくともISE13.1では、Hierarchy タブは無かった。”PlanAhead13.1を試してみた1(インプリメント、シミュレーション)”参照。

・ISE12.4の時とは手順が違っているみたいなので、やり直します。(2012/01/25)

9.左のRTL Desgin をクリックして、論理合成を実行した。

10.MB_MCSがブラックボックスだというダイアログが出るが、これはOKボタンをクリックしてダイアログを消した。

11.RTL Schmaticが表示された。
MB_MCS_26_120125.png

12.LayoutメニューからI/O Planning を選択する。
MB_MCS_27_120125.png

13.I/Oピンを割り当てる画面になったので、下のI/O Portsウインドウののピンを右上のFPGAのパッケージの画面にドラック&ドロップする。
MB_MCS_28_120125.png
・I/O PortsウインドウのSiteにに直接ピン番号を入力することも出来る。
・同時にI/O Stdを指定する。

14.I/Oピン制約が終了したので、FileメニューのSave Designを選択すると、MicroBlaze_MCS_Test.ucfが生成された。
MB_MCS_29_120125.png

15.MicroBlaze_MCS_Test.ucfをダブルクリックして開き、タイミング制約を追加した。
MB_MCS_34_120125.png

16.Flow メニューからProject Managerを選択して、Project Manager画面に戻した。

17.まだ論理合成を行なっていないので、論理合成を実行する。左のSynthesizeボタンをクリックした。

・論理合成が始まった。ここでMicroBlaze MCSのIPの生成を行なっているようだ。時間がかかる。PlanAheadプロジェクトでは、IPの本格的な生成は論理合成フェーズでやるようだ。

18.Synthesis Completed ダイアログが表示された。Implement ラジオボタンが選択されているので、OKボタンをクリックした。
MB_MCS_21_120124.png

19.Implementation Completed ダイアログが開く。Generate Bitstream ラジオボタンをクリックして、OKボタンをクリックした。
MB_MCS_30_120125.png

19.Generate BitStream ダイアログが出た。OKボタンをクリックする。
MB_MCS_31_120125.png

20.Bitstream Generation Completed ダイアログが出た。OKボタンをクリックする。
MB_MCS_32_120125.png

21.これで一応、インプリメント、ビットファイルの生成が終了した。
MB_MCS_33_120125.png

これで、とりあえずインプリメントとビットファイルの生成が終了した。
  1. 2012年01月24日 05:51 |
  2. PlanAheadについて
  3. | トラックバック:0
  4. | コメント:2