FC2カウンター FPGAの部屋 2012年01月27日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

FPGAカンファレンスに行ってきました

今日は、FPGAカンファレンス2011に行ってきました。
ゆりかもめのテレコムセンター駅で降りて、テレコムセンターの方に行ってしまいました。あれれ?おかしいなと地図をよく見たら、反対側じゃありませんか。。。迷ってしまって、10時少し過ぎに到着しました。

会場に入ったら、説明が始まっています。説明を聞いて、挨拶を聞いてからセミナが始まりました。

・「FPGAの進化: FPGAs Becoming SoCs 」 熊本大学大学院教授 末吉敏則氏
末吉先生はFPGA界のトレンドをいつもわかり易く説明されていて勉強になります。そうそう、Intelがファブとして製造するFPGA会社が2社あるとおっしゃっていました。1社はArhronixなので、もう一社はTabulaだろうという話でした。JPモルガンのFPGAを金融システムに使った例の説明がありました。後、印象に残ったのは、MRAMやFeRAM使用のFPGAです。そうそう、今年はPSoCの話もありました。

・アルデック・ジャパン株式会社 「シミュレーションを高速化、設計品質を向上させる Aldec 検証環境」
Active-HDLがキャンペーンで99,000円だそうです。アサーションやカバッジ、コードカバッジ、ALINT(Lintツール)のお話でした。Altium DesignerのシミュレータはAldecです。親しみがわきますね。Co-Simuのボードやなどの紹介もありました。これでシミュレーションしたら速そうですね。XilinxのCo-Simuもそうですが、クロックドメインが複数あるとCo-Simuが難しそうですね。画像処理はシミュレーションが絶望的に遅いので、Co-Simuかサイクルベース・シミュレータが欲しいところです。

・東京エレクトロンデバイス株式会社 「28nm FPGA 7シリーズと最新FPGA評価ボードのご紹介」
Kintex-7のボードが気になりました。HD画像を入れて、2K-4Kで出力するサンプルがHDLでついてくるそうです。超解像度のサンプルも入っているということですよね?楽しみです。でも、パンフレットにボードの写真が無くて、絵だけだったんですが、Digilentには、写真があるのは何ででしょうか?どうして?でも2月10日のTED プログラマブル ソリューション 2012 セミナ / 展示会では、実物が見られるのかな?登録してあるし行きます。TEDの関係者の方、楽しみにしています。

お弁当が出ました。お弁当は、ほのかに暖かく、美味しかったです。会場は寒かったです。コートを着ていました。(寒がりかも?)

日本シノプシス合同会社 「FPGAを使用したSoCデザイン検証環境の実現~FPMMによるFPGAプロトタイピング手法のノウハウ~」
巨大なFPGAが4つだったかな?ついてるプロトタイピング・ボードのお話でした。使えれば有効なんだと思いますが、聞かなかったけど、お高いんだと思います。

・富士エレクトロニクス株式会社 「Lattice社が贈るユーティリティPLD! 【MachXO2】とLattice社製FPGA/CPLD搭載オリジナル評価ボードのご紹介」
Latticeまで手がまわらないので、居眠りしながら聞いていました。印象に残っていません。ごめんなさい。

・「FPGA/CPLD設計のためのデザインヒント」
FPGA技術者の疑問に答える面白い企画。タイミングを満たすためにFFを複製してFanoutを減らすというような話をしていたので、質問してみました。FFを複製してもそれだけでは消されちゃうんでは?
答えは、ツールオプションでやる方法と制約でやる方法を答えてもらいました。やはり、そうですよね。でもこれを説明しておかないと、せっかくHDLでFFを複製しても消されちゃうんでは?もっと厳しくなるとツリー状にFFを複製していくというテクニックも使います。
SSOの制限の確認はPlanAheadではDRCでチェックできるそうな?PACEでもできましたね。
基板の作成上の注意とかもありました。一般的な注意でした。

・「非同期式設計によるFPGA向け省電力化手法」~更なる低電力化へのアプローチ~
非同期ハンドシェークもArhronixで使っているので、良いと思うのですが、Xilinxでやるとツールが対応できないので、まだまだ実験段階という気がします。

最後の抽選は残念ながらはずれました。当たった事無いです。当たると、今年の運を使い果たした気がするので、当たらなくて良かったです。(負け惜しみ。。。)
  1. 2012年01月27日 21:33 |
  2. その他のFPGAの話題
  3. | トラックバック:0
  4. | コメント:2

MicroBlaze MCSをテストする3(SDK編1)

MicroBlaze MCSをテストする2-2(PlanAhead13.4仕切り直し編)”の続き。

やっと、PlanAheadでMicroBlaze MCSのインプリメント、ビットファイル生成が終了した。今度はSDKでソフトウェアを作る。

1.MB_MCS_PlanAhead_led_test2フォルダの下にSDKフォルダを作る。

2.SDKフォルダに、MB_MCS_PlanAhead_led_test2\MB_MCS_PlanAhead_led_test2.srcs\sources_1\ip\microblaze_mcs_v1_0_0\microblaze_mcs_v1_0_0_sdk.xmlをコピーする。
MB_MCS_40_120127.png

3.SDKを起動する。

4.WorkSpace LauncherでSDKフォルダを指定する。
MB_MCS_41_120127.png

5.SDKが立ち上がった。
MB_MCS_42_120127.png

6.FileメニューからNew -> Xilinx Hardware Platfrom Specification を選択する。

7.New Harware Project ダイアログが開く。Target Hardware Specification で、2.のmicroblaze_mcs_v1_0_0_sdk.xmlを指定する。

8.更に、Bitsteam に、MB_MCS_PlanAhead_led_test2\MB_MCS_PlanAhead_led_test2.runs\impl_1\microblaze_mcs_test.bit を指定する。

9.BMM File に、MB_MCS_PlanAhead_led_test2\MB_MCS_PlanAhead_led_test2.srcs\sources_1\ip\microblaze_mcs_v1_0_0\microblaze_mcs_v1_0_0_bd.bmm を指定する。
MB_MCS_43_120127.png

10.SDKに戻ると、hw_platform_0が出来ていた。microblaze_mcs_v1_0_0 のAddress Mapには、iomodule_0のアドレスが2つあるだけで、PITやGPOのアドレスが書いていない。どうやって、PITやGPOのアドレスを知るんだろうか?
MB_MCS_44_120127.png

11.LogiCORE IP MicroBlaze Micro Controller System (v1.0)の26ページのTable 13: MicroBlaze MCS Address Map にaddress MAPが書いてあった。Table 13: MicroBlaze MCS Address Map の一部を下に引用する。
MB_MCS_45_120127.png

12.今回のデザインでは、PIT1とGPO1を使用する。Table 13: MicroBlaze MCS Address Map から抜き出したMAPを下に引用する。
MB_MCS_46_120127.png
・PITはPIT1 Preload Registerにカウントする値を入れて、PIT1_CONTROLに0x3を入れてPIT0をイネーブルにして、オートロードにしておけば良さそうだ。PIT1_CONTROLの1ビット目がカウンタのイネーブルビットで、2ビット目がオートロードだ。1でオートロードで、0でカウントするとストップする。

現在、ソフトウェア作成中です。続きます。
  1. 2012年01月27日 05:38 |
  2. MicroBlaze MCS
  3. | トラックバック:0
  4. | コメント:0