FC2カウンター FPGAの部屋 2012年08月28日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ビットマップ・ディスプレイ・コントローラの作製21(PlanAheadプロジェクトで画面にキャラクタを描画)

ビットマップ・ディスプレイ・コントローラの作製21(画面にキャラクタを描画)”でISEプロジェクト中にXPSプロジェクトを作って、MCBでDDR2を制御した。また、ビットマップ・ディスプレイ・コントローラ IPとキャラクタROM IPを追加し、MicroBlazeでキャラクタROMのラスタデータをReadして、DDR2 SDRAMフレームバッファに書くこむことによってキャラクタを表示することができた。だが、PlanAheadプロジェクトを使用して、MCBの設定を自分で行ったXPSプロジェクトでは、動作していない。ISEプロジェクトのXPSプロジェクトは、”AtlysボードでXPSプロジェクトを試す1(XPSのプロジェクト作成、インプリメント)”で使用したDigilent社のBSBサポート・パッケージを使用している。つまりMIGの設定はおまかせでXPSプロジェクトを作成した時点で設定されていた。(注:現在は、Atlys_BSB_Support_v_3_4でAXIバスのHDMI IPが入っていた。まだ動作は未確認)
そこで、ISEプロジェクトでうまく行ったXPSプロジェクトをPlanAheadプロジェクトで使用したら、うまくいくかどうか確かめてみた。
最初にPlanAheadプロジェクトを生成する場合にISEプロジェクトをインポートしたところ、XPSプロジェクトが無いと言われてエラーになってしまった。そこで、新規のPlanAheadプロジェクトを作成して、XPSプロジェクトをコピーしてみたところ、うまく論理合成、インプリメントが終了してビットストリームを出力することができた。
BitMapDispCont_135_120828.png

SDKにエクスポートして、drawn_disp.cをコンパイルして実行してみたところ、前回同様にキャラクタが並んだ画面が表示された。
BitMapDispCont_136_120828.png

BitMapDispCont_134_120826.png

となると、XPSプロジェクトにMCB (axi_s6_ddrx) をAdd IPする時のMIGの設定が悪いのか?自分でMCBを構築して動作できないと良くないので、設定値を比べてみたい。

(2012/08/29:追加)
axi_s6_ddrx の設定値は一緒にしましたが、自分でIPを追加した方はまだ動作しません。データバスを32ビットにしてMicroBlazeにつないでみることにします。
  1. 2012年08月28日 08:17 |
  2. AXI4 Master IPの作製
  3. | トラックバック:0
  4. | コメント:0