FC2カウンター FPGAの部屋 2012年12月06日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZedBoard用CMOSカメラボードの作製1(カメラモジュールの検討)

ZedBoard用にCMOSカメラを付けることにした。

最初に OV5642 を付けようと思った。性能を下に示す。

5 Mega Pixel: 2592*1944 15fps
1080P: 1920*1080 30fps
720P :  1080*720  60fps
VGA :  640*480  60fps


ととっても魅力的だ。特に1080Pで30フレーム/秒出るのがとっても良い。このマニュアルを少し読んでみたところ、入出力タイミングが書いていないので、諦めることにした。

次に、MT9D111 を考えた。性能を下に示す。

2メガピクセル画像解像度(1,600H x 1,200V)
1/3.2インチ・オプティカル・フォーマット
フル画像解像度で15フレーム/秒(fps)
リアルタイムJPEGエンコーダ
単一チップカメラモジュール用オンチップ・イメージフロー・プロセッサー
オンチップ、10ビットADコンバータを搭載
ITU_R BT.656 (YCbCr)、565RGB、555RGB、444RGB、および未加工出力データフォーマット
JPEG 4:2:2と4:2:0出力
感度: 1.0 V/lux-sec (550nm)
マスタークロック: 6 MHz~80 MHz(integrated PLL)
SN比: 44dB (最大)
電圧: 3.3V-5V
IO電圧: 3.0V (+/-0.3V)


アプティナのCMOSセンサだし、これをZedBoardに付けることにした。
FMCコネクタはハードルが高すぎるので、2つのPMODコネクタ、JA1 と JB1 にCMOSカメラボードを付けることにした。CMOSカメラモジュールのPCLKはクロック入力なので、PMODにクロック入力用のピンが無いと困るのだが、幸い、JA4 (AA9), JA10 (AA) がSRCC だった。MT9D111 カメラモジュールのPCLKはピクセルクロック出力なので、そのどちらかのピンで受けようと思う。

なお、Zynq-7020 CLG484パッケージのピン配置は、Xilinx のHome : Support : Package FilesHome : Support : Zynq-7000 EPP Package Files から、xc7z020clg484pkg.txt を見た。

SRCC は、Zynq-7000 のTRM によると、”BUFR、BUFIO、および MMCM/PLL を駆動する CC (クロック兼用) I/O。これらのピンは、クロックに使用する必要がない場合は、通常のユーザー I/O になります。”ということだ。

次回からは、ZedBoardのPMODに刺さるCMOSカメラボードをKiCadで作製する。
  1. 2012年12月06日 05:53 |
  2. ZedBoard
  3. | トラックバック:0
  4. | コメント:0