FC2カウンター FPGAの部屋 2012年12月13日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

MT9D111のお勉強3

・Firmware Driver Variables(68ページ)
・SFR and MCU SRAM と同様にR198(0xC6):1(アドレス)とR200(0xC8):1(データ)でアクセスする。
Table 9を下に引用する。
MT9D111_2_121213.png

・Driver IDとオフセットによって設定値を指定する。
・Driverにアクセスする方法
 1.R198(0xC6):1[15] (1 = 8bit access, 0 = 16bit access)
 2.R198(0xC6):1[14:13] = 01 の時にDriver が指定される。それ以外はMCUのメモリアクセス
 3.R198(0xC6):1[12:8] :Driver ID
 4.R198(0xC6):1[7:0] :Driver variable offset
 5.R200(0xC8):1 に16ビットか、もしくは8ビットアクセスの場合は下位8ビットにデータを書く

・MCU Register List and Memory Map
Table 20: Memory Map を下に引用する。
MT9D111_3_121213.png

・Special Function Register List
 ・Native Registers
 ・Math Coprocessor Registers
 ・Register I/O Bus Master
 ・SFR - GPIO

・Output Format and Timing(110ページ)
・データの出力タイミングはFRAME_VALIDとLINE_VALIDによって示される。
・FRAME_VALIDは画面の1フレームであることを示す。
・LINE_VALIDはそのラスタのピクセルデータが出力中であることを示す。
・FRAME_VALID=1, LINE_VALID=1の時にピクセルデータが出力中となる。
・YCrCb、RGB565, RGB555, RGB444x, RGBx444のタイミングはOdd, Evenで1組のデータとなる。つまり1ピクセル出力するのに2クロック必要
・ベイヤーデータは10ビットで10ビットそのまま出すモードと8ビットのデータポートに2回に分けて出すモードがある。(Odd - D9~D2、Even - 000000,D1,D0)
・R151(0x97):1 にOutput Format Configuration があった。YUV, ITU-R BT.601 codes、RGB565, RGB555, RGB444x, RGBx444を切り替える。
・R9(0x9):1 Factory Bypassの[1:0] = 00 の時に、00 = 10-bit sensor. ベイヤー出力になると思われる。


・JPEG Compressed Output
  1. 2012年12月13日 05:29 |
  2. CMOSイメージセンサ
  3. | トラックバック:0
  4. | コメント:0