FC2カウンター FPGAの部屋 2012年12月14日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

MT9D111のお勉強4

・Sensor Core (116ページ)
・Pixel Array Structure
センサーコアのピクセルアレイは、1688x1256の領域があって、その一部を出力する。その指定は、R0x01:0、R0x02:0、R0x3:0、R0x4:0 で指定する。
・R0x01:0 Row Start  デフォルト値 0x001C (28)
・R0x02:0 Column Start デフォルト値 0x003C (60)
・R0x03:0 Row Width   デフォルト値 0x04B0 (1200)
・R0x04:0 Col Width  デフォルト値 0x640 (1600)

・Figure 15: Pixel Color Pattern Detail (Top Right Corner)
フレーム最初のベイヤーパターン。Figure 15を引用する。
MT9D111_1_121212.png

・Figure 18: Pixel Data Timing Exampleを引用する。
MT9D111_4_121214.png
LINE_VALIDが1の時に、ピクセルデータを出力する。

・Figure 19: Row Timing and FRAME_VALID/LINE_VALID Signalsを引用する。
MT9D111_5_121214.png
ピクセルクロック周波数の推奨値は36MHz

・Frame Time
・表示する画面は、Context AとContext B と2つあるようだ。どちらを表示するかは、R0xF2:0 の値で決まり、デフォルトではContext Bになる。
MT9D111_6_121217.png 

・Fame - Long Integration Time (シャッター幅の設定によって、Vertical Blankingが長くなってしまう)
フレーム内の行の積算時間よりもシャッター幅の方が長くなると(R0x09:0 > R0x03:0/S + BORDER + VBLANK_REG)、Vertical Blankingが長くなってしまう。その場合の V' と F' を下に示す。

V' : Vertical Blanking (long integration time) : (R0x09:0 – (R0x03:0)/S) * (A + Q) + (Q - 2*P)
F' : Total Frame Time (long integration time) : (R0x09:0) * (A + Q)

  1. 2012年12月14日 05:38 |
  2. CMOSイメージセンサ
  3. | トラックバック:0
  4. | コメント:6