FC2カウンター FPGAの部屋 2013年05月07日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Triple Frame Buffer Controller の追加1(仕様の検討)

画像のフレームバッファ”と”画像のフレームバッファ2(ライフサイクルをシミュレーション)”で分かったことを、実際のZedBoard カメラ回路で確かめてみることにした。使用するのは、カメラ表示回路のベアメタル・アプリケーション版の”ZedBoard用CMOSカメラ回路の作製14(カメラボード改2)”の回路に変更を施すことにした。それで、物体を動かした時の横筋が見えなくなれば、めでたし、めでたしとなる。

変更は、Triple Frame Buffer ControllerをIPとしてXPSに追加することにした。XilinxのIPのAXI VDMAと違って、自作のカスタムIPは、カメラ・インターフェイスIPとビットマップ・ディスプレイ・コントローラIPにわかれている。別々に作ってきたと同時にIPを使いまわせるように、こうなったのだが、トリプルバッファリングするにはIPがわかれてしまっている。そこで、トリプルバッファリング用のIPをXPSプロジェクト上に追加することにした。関連する部分のブロック図を下に示す。
Triple_FBC_1_130507.png

Tripp Frame Buffer Controller は、カメラ・インターフェイスIPとビットマップ・ディスプレイ・コントローラIPへFrame Buffer の先頭番地を渡し、カメラ・インターフェイスIPから frame_valid、ビットマップ・ディスプレイ・コントローラIPからは display_enable をもらうこととする。
これで、”画像のフレームバッファ2(ライフサイクルをシミュレーション)”で行ったシミュレーションを実際の回路に実装できると思う。
  1. 2013年05月07日 05:49 |
  2. ZedBoard
  3. | トラックバック:0
  4. | コメント:0