FC2カウンター FPGAの部屋 2013年07月16日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI VDMAのシミュレーション7(v_axi4s_vid_out)

AXI VDMAのシミュレーション6(reg_set_axi_lite_master のバグ)”の続き。

今回の休みはお祭りのお神輿の準備で忙しく、AXI VDMAのシミュレーションが出来なかった。まだまだおかしいところがある。

v_axi4s_vid_outだが、AXI4 Stream の s_axis_video_tdata と s_axis_video_tuser の値が X になっている。これは、AXI VDMA のMM2S AXI4 Streamの同じ信号が X なのが原因だ。

それに、custom_vtc から来ている vtg信号は入っているが、video 信号に出力が出ていない。
VDMA_test_17_130716.png

やはり、すべてのモジュールをISimに入れて、原因を調査していくことにする。

ある程度、モジュール同士の配線がうまく行ったら、シミュレーションが遅すぎるので、ISimでCo-Simulation を出来ればやってみた。VSYNCが出るので、数時間かかるので、とっても遅いのだ。今回のプロジェクトでは、シミュレーション用にPLLは使っていないので、ちょうど良いはずだ。
  1. 2013年07月16日 04:45 |
  2. IP
  3. | トラックバック:0
  4. | コメント:0