FC2カウンター FPGAの部屋 2013年07月19日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado IP Integrator のチュートリアル(Lab1)2(IP Integrator デザインの生成1)

Vivado IP Integrator のチュートリアル(Lab1)1(Vivado プロジェクトの生成)”の続き。

11.Flow Navigator ウインドウで、Create Block Design をクリックした。
Vivado_IP_Integrator_11_130719.png

12.Create Block Design ダイアログで、Design name を指定した。
Vivado_IP_Integrator_12_130719.png

13.zynq_design_1 のDiagram が開いた。
Vivado_IP_Integrator_13_130719.png

14.Vivado IP integrator diagramウインドウ内で、右クリックメニューから Add IP... を選択した。
Vivado_IP_Integrator_14_130719.png

15.IPを選択するダイアログが出た。Seach に zynq と入力したところ、2つの選択肢が残った。
Vivado_IP_Integrator_15_130719.png

・ちなみにチュートリアルと同じフォーマットにするには、IPを選択するダイアログのName の右の位置を右クリックして、右クリックメニューから選択すれば良いようだ。
Vivado_IP_Integrator_16_130719.png

16.ZYNQ7 Processing System を選択して、キーボードのEnter キーを押した。
Vivado_IP_Integrator_17_130719.png

17.ZYNQ7 Processing System がIPとして入った。Run Block Automation をクリックした。
Vivado_IP_Integrator_18_130719.png

18./processing_system_1 が出てきたので、それをクリックした。
Vivado_IP_Integrator_19_130719.png

19.Run Block Automation ダイアログが出た。FIXED_IO and DDR の外部インターフェースを生成するそうだ。OKボタンをクリックした。
Vivado_IP_Integrator_20_130719.png

20.FIXED_IO and DDR の外部インターフェースが生成された。
Vivado_IP_Integrator_21_130719.png

Vivado IP Integrator のチュートリアル(Lab1)3(IP Integrator デザインの生成2)”に続く。
  1. 2013年07月19日 05:07 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0