FC2カウンター FPGAの部屋 2014年01月11日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製1

Vivado 2013.4のIP Integrator でAXI VDMAを使ったカメラ表示回路を作製してみようと思う。

長くなるので、肝心なところ以外は端折っていきます。
参考にするFPGAの部屋のブログ記事は、”Vivado IP Integrator のチュートリアル(Lab1)1(Vivado プロジェクトの生成)”から始まるVivado IP Integrator のチュートリアルシリーズです。

・まずは、Vivado 2013.4のZedBoardのプロジェクトを作製した。
Cam_VDMA_1_140111.png

・左の Flow Navigator -> Project Manager -> IP Catalog をクリックする。

・右に IP Catalog のウインドウが出る。そこで右クリックして、右クリックメニューから IP Setting... を選択する。
Cam_VDMA_2_140111.png

・Project Setting のダイアログが出る。Add Repository... ボタンをクリックして、自作したIPをインポートする。
Cam_VDMA_3_140111.png

・custom_vtc, mt9d111_inf_axis, video_out_zed, custom_axi4s_video の4つのIPをリポジトリに追加する。
Cam_VDMA_4_140111.png

・IP Catalog のBase IP に追加されているのがわかる。
Cam_VDMA_5_140111.png

・左の Flow Navigator -> Project Manager -> Create Block Design をクリックする。

・Create Block Design ダイアログが出る。CamD_VDMAと入力して、OKボタンをクリックする。
Cam_VDMA_6_140111.png

・Diagramウインドウが開く。

・Add IPをクリックして、IPコアをインポートする。
Cam_VDMA_7_140111.png

・ZYNQ 7 Processing System をダブルクリックする。
Cam_VDMA_8_140111.png

・ZYNQがインポートされた。
Cam_VDMA_9_140111.png

・Run Block Automation をクリックした。

・Run Block Automation ダイアログが開いた。OKボタンをクリックした。
Cam_VDMA_10_140111.png

・ポートが増えて、DDRとFIXED_IOの外部ポートが追加された。
Cam_VDMA_11_140111.png

Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製2”に続く。
  1. 2014年01月11日 05:38 |
  2. ZedBoard
  3. | トラックバック:0
  4. | コメント:0