FC2カウンター FPGAの部屋 2014年06月07日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

「ポンペイ」(映画)を見てきました

以前、2回ほどポンペイ展を仙台で見たことがあります。一回目は2011年の地震の前、娘の大学受験に行った時でした。その後は、地震のあと奥さんと仙台でポンペイ展を見ました。地震の前と後で展示内容が違っていました。それは、火山灰が固まったところに人が埋まっていると、人は朽ち果てて空間が残ります。その空間に石膏などを流し込んで石膏像を作ったものがありますが、それが地震の後では撤去されていました。地震で犠牲になった方が大勢いらっしゃるので、撤去したようでした。
ポンペイ展も2度見ているので、「ポンペイ」の映画(音注意)は見ようと思っていました。話は陳腐だと思いましたが、噴火の様子はなかなか良かったです。楽しめたというか自然の脅威を痛感しました。
  1. 2014年06月07日 21:13 |
  2. 日記
  3. | トラックバック:0
  4. | コメント:0

Vivado HLS 2014.1でラプラシアン・フィルタ関数をaxi masterモジュールにする7(パイプライン化ソースを実機テスト2)

Vivado HLS 2014.1でラプラシアン・フィルタ関数をaxi masterモジュールにする6(パイプライン化ソースを実機テスト1)”の続き。

前回、ISEでタイミング・エラーが発生したので、Vivado HLS 2014.1 に戻って、タイミング制約を変更することにした。

・Vivado HLS 2014.1 を立ちあげて、Solutionメニューから Solution Settings... を選択した。

・左のペインからSynthesis を選択して、Clock Period を 9 に変更した。
Vivado_HLS_2014_1_32_140606.png

・これで、合成したところ、Summary の Estimated は 10.92 に悪化してしまった。
Vivado_HLS_2014_1_33_140606.png

これではダメだ。C++ソースを修正する必要があるのだろうか?
いろいろと Clock Period を変更して試してみたが、以前の 9.63 より小さくはならなかった。
Vivado HLSでは手詰まりなので、ISEの方で頑張ってみることにした。

・Project Navigator のMap Properties の Placer Extra Effort を Continue on Impossible , Register Duplication を On , これは直接は関係ないと思うが、Enable Muti-Threading を 2 に変更した。
Vivado_HLS_2014_1_34_140606.png

・Project Navigator のMap Properties の Place & Route Properties の Extra Effort を Continue on Impossible , これも直接は関係ないと思うが、Enable Muti-Threading を 2 に変更した。
Vivado_HLS_2014_1_35_140606.png

・Place & Route 終了後に、・Processes ウインドウのImplement Desgin -> Place & Route -> Generate Post-Place & Route Static Timing -> Analyze Post-Place & Route Static Timing をダブルクリックして、静的タイミング解析結果を表示した。
Vivado_HLS_2014_1_36_140606.png

結果は最大、-1.273 ns になってしまって、悪化した。
前回の結果だと、-0.631 ns だったので、クロック周期が 10.631 ns だったら、問題ない事になる。10.631 ns ≒ 94 MHz だ。94 MHz で動作させて間に合うのだったらタイミング制約はクリアすることになる。
  1. 2014年06月07日 05:11 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0