FC2カウンター FPGAの部屋 2014年09月23日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZYBO用の Linaro Ubuntu のPL部にビットマップ・ディスプレイ・コントローラを搭載する2(インプリメント)

ZYBO用の Linaro Ubuntu のPL部にビットマップ・ディスプレイ・コントローラを搭載する1(ブロック・デザイン)”の続き。

前回、ブロック・デザインが完成し、論理合成まで終了したので、今回は制約ファイルを作製し、インプリメントを行う。

・制約ファイルは、”ZYBO用ビットマップ・ディスプレイ・コントローラの作製5(制約の生成、インプリメント)”の制約ファイルのうちの配置制約 と I/Oの信号規格を頂いてきた。

・更に、led 出力があるので、”ZYBO用のEmbedded Linux チュートリアル4(IP追加、インプリメント)”から led の配置制約 と I/Oの信号規格を頂いてきた。

・2つを合わせて、V_ZYBO_BMDCfL.xdc としてセーブした。
ZYBO_BMDCwASL_19_140922.png

・これでインプリメントを行うとタイミング・エラーになった。
ZYBO_BMDCwASL_20_140922.png

・Implemented Design を開いて、Report Timing Summary を開いてタイミングを見ると、やはり、n_0_BUFR_pixel_clk と fpga_0 クロックの間でタイミング・エラーが出ている。
ZYBO_BMDCwASL_21_140922.png

・Edit Timing Constraints を開いて、n_0_BUFR_pixel_clk と fpga_0 クロックの間に False Path を設定した。
ZYBO_BMDCwASL_22_140922.png

set_false_path -from [get_clocks n_0_BUFR_pixel_clk_io] -to [get_clocks clk_fpga_0]


・制約をセーブして、もう一度、インプリメント、ビットストリームの生成を行うと、タイミング・エラーは無くなった。
ZYBO_BMDCwASL_23_140922.png

ZYBO用の Linaro Ubuntu のPL部にビットマップ・ディスプレイ・コントローラを搭載する3(UIOの設定)”に続く。
  1. 2014年09月23日 04:12 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0