FC2カウンター FPGAの部屋 2015年02月10日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLS 2014.4でラプラシアン・フィルタ関数をaxi masterモジュールにする4(ブロックデザインにVivado HLSのIPを追加、インプリメント)

Vivado HLS 2014.4でラプラシアン・フィルタ関数をaxi masterモジュールにする3(IP Catalog にVivado HLSのIPを追加)”の続き。

前回は、Vivado HLSで作製したラプラシアンフィルタIPを IP Catalog に追加した。今回は、、Vivado HLSで作製したラプラシアンフィルタIPを V_ZYBO_CAMDfLブロックデザイン上にインスタンスして論理合成、インプリメントを行う。

・axi_mem_intercon をダウブルクリックして、AXI Interconnect のNumber of Slave Interfaces を 2 から 4 に変更した。(もしかしたら、この手順は要らないのかもしれない?自動配線を行うと自動的にこのポートを増やしてくれるのかも知れない?)
Vivado_HLS_lap_filter_30_150208.png

・axi_mem_intercon に S02_AXI と S03_AXI ポートが増えた。
Vivado_HLS_lap_filter_31_150208.png

・ブロックデザインのなにもない所で右クリックして、右クリックメニューから Add IP ... を選択した。

・出てきたダイアログのテキストエリアに lap と入力すると lap_filter_axim_hls が出てきた。これをダブルクリックした。
Vivado_HLS_lap_filter_32_150208.png

・lap_filter_axim_0 が追加された。
Vivado_HLS_lap_filter_33_150208.png

・Run Connection Automation をクリックした。

・Run Connection Automation が出て、すべての項目にチェックを入れた。OKボタンをクリックした。
Vivado_HLS_lap_filter_34_150208.png

・lap_filter_axim_0 が自動的に配線された。
Vivado_HLS_lap_filter_35_150208.png

・Address Editor の内容を示す。
Vivado_HLS_lap_filter_36_150208.png

・論理合成、インプリメント、ビットストリームの生成を行った。タイミング制約を満たせなかったようだ。

・幾つかクリティカル・ワーニングが出ているが、制約ファイルの制約が有効じゃないというワーニングが出ている。
Vivado_HLS_lap_filter_40_150209.png

・制約ファイルを見てみると、以下の2つの行だった。どうやらネットが無くなってしまったようなので、削除した。
Vivado_HLS_lap_filter_41_150209.png

・Implemented Design を展開して、Edit Timing Constraints をクリックした。

・Timing 制約エディタと Timing Summary が開いた。

・Timing Summary を見ると、pclk_buf と clk_fpga_0 の間でタイミング制約違反が出ている。このパスは非同期FIFO でつないであるので、タイミング制約は大体必要無い。

・pclk_buf と clk_fpga_0 間のパスをFalse Path に設定するために Timing 制約エディタの + アイコンをクリックした。
Vivado_HLS_lap_filter_42_150209.png

・Set False Path ダイアログで、From を pclk_buf、To を clk_fpaa_0 に設定して、OKボタンをクリックした。
Vivado_HLS_lap_filter_43_150209.png

・もう1つ、From が clk_fpga_0、To が pck_buf の False Path も設定した。
Vivado_HLS_lap_filter_44_150209.png

・制約ファイルのV_ZYBO_CAMfL.xdc に以下のような制約が追加された。
Vivado_HLS_lap_filter_45_150209.png

・False Path を設定できたので、もう一度、論理合成、インプリメント、ビットストリームの生成を行った。今度は成功した。
Vivado_HLS_lap_filter_46_150209.png
  1. 2015年02月10日 05:14 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0