FC2カウンター FPGAの部屋 2018年12月12日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

秋月電子カメラモジュールOV5642を使う8(OV5642用Vivadoプロジェクト)

秋月電子カメラモジュールOV5642を使う7(OV5642の設定レジスタの設定値2)”の続き。

前回は、OV5642を使用するための設定レジスタの設定値を決定して、Python でC コードに変換した。今回は、Ultra96 用の cam_test_182 のVivado プロジェクトを少し改変して、OV5642用のVivado プロジェクトを作ろう。

まずは、HDL/Ultra96 ディレクトリの cam_test_182 ディレクトリ(Vivado 2018.2 のプロジェクト)をコピーして、ペーストし、名前を cam_test_ov5642_182 に変更した。
OV5642_25_181212.png

cam_test ブロック・デザインを起動して、Zynq UltraScale+ MPSoC をダブルクリックしてダイアログを表示させた。
Page Navigator からClock Configuration を選択し、Output Clocks のPL Fabric Clocks のPL1 を 24 MHz に設定した。
OV5642_21_181211.png

そして、もう一度、Generate BitStream をクリックして、論理合成、インプリメンテーション、ビットストリームを行った。
OV5642_22_181211.png

結果を示す。
OV5642_26_181212.png

問題なさそうだ。
次に、Export Hardware をビットストリーム付で行った。

~/HDL/cam_test_ov5642_182/cam_test_182.sdk/cam_test_wrapper_hw_platform_1 ディレクトリの cam_test_wrapper.bit を上のディレクトリにコピーした。
cam_test_wrapper.bif は”Ultra96用PMOD拡張ボードでカメラ入力11(Debian上でカメラ画像を画像ファイルに1)”で作ってあるので、コマンドを入力して、cam_test_ov5642.bin を作成する。
bootgen -image cam_test_wrapper.bif -arch zynqmp -w -o cam_test_ov5642.bin
OV5642_23_181212.png

cam_test_ov5642.bin が作成された。
OV5642_24_181212.png
  1. 2018年12月12日 05:28 |
  2. CMOSイメージセンサ
  3. | トラックバック:0
  4. | コメント:0