FC2カウンター FPGAの部屋 2019年08月03日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Ultra96 MIPI拡張ボードに接続したPcam5C の画像をDisplayPort に表示する12(Vivado Analyzerでデバック)

Ultra96 MIPI拡張ボードに接続したPcam5C の画像をDisplayPort に表示する11(アプリケーションで動作確認)”の続き。

前回は、アプリケーション・ソフトを作成して、回路を動作させてみようということで、DisplayPort に画像を出力することができなかった。今回は、動かないのが悔しいので、Vivado Analyzer を入れてどうなっているのか?を調査してみたい。

まずは、axis2video_out_0 の周りにDebug を設定した。
MIPI_DP_84_190803.png

MIPI_DP_82_190803.png

これで、論理合成、インプリメンテーション、ビットストリームの生成を行って、fpga_dp.bin に変換した。そのfpga_dp.bin をUltra96 のDebian にSFTP で送って、/lib/firmware/ にコピーした。
sudo ./init_camera.sh
で、デバイスツリーをロードして、Vivado Analyzer を立ち上げ、ip_start の立ち上がりでトリガをかけて、
sudo ./pcam5c_disp_dp
を起動した。
これで、ip_start が 0 から 1 になったはず。
Vivado Analyzer を見た。
MIPI_DP_77_190803.png

display_gpio_io_o が 1 になった時に、init_done が 1 となり、axis2video_out_0 の ip_start が 1 になる。これで、disp_dmar_axis_vga の AXI4 Master Read が始まるはずが始まらない?

video_de 、 vsync、hsync は問題なく出ているようだ。
MIPI_DP_78_190803.png

MIPI_DP_79_190803.png

disp_pixel の値はずっと 0 だった。
MIPI_DP_80_190803.png

ip_start はずっと 1 だった。
MIPI_DP_81_190803.png

かなり謎だが、もう一度、Vivado HLS を確認してみようか?
  1. 2019年08月03日 06:58 |
  2. Ultra96
  3. | トラックバック:0
  4. | コメント:0