FC2カウンター FPGAの部屋 2019年08月17日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Ultra96-V2 でカメラ画像をDisplayPort に出力する1(ブロックデザイン)

Ultra96-V2 のDisplayPort にテストパターンを表示する4(テストパターンを表示できた)”でUltra96-V2 でDisplayPort にテストパターンを表示することができた。今回は、Ultra96-V2 でカメラ画像をDisplayPort に出力してみようと思う。

カメラ画像をDisplayPortに出力する7(ブロックデザインの変更)”の cam_dp_183 の Vivado 2018.3 プロジェクトがあるので、ディレクトリごと Ultra96V2 ディレクトリにコピーして、ディレクトリの名前を cam_dp_V2_183 に変更した。
cam_dp_V2_1_190817.png

Vivado 2018.3 で ~/HDL/Ultra96/Ultra96V2/cam_dp_V2_183/ ディレクトリの cam_dp_183 プロジェクトを開いた。
cam_dp_V2_2_190817.png

今回は、ひでみさんの「FPGAの内容が薄い本2」に書かれているが、Ultra96V1 とUltra96V2 の設定の違いを使用して、Ultra96V1 用のプロジェクトをUltra96-V2 用に変換してみよう。

ブロックデザインのZYNQ UltraScale+ IP をダブルクリックして、設定を開き、Page Navigator から DDR Configuration を開く。
cam_dp_V2_3_190817.png

DDR Configuration 画面で、
DRAM Device Capacity (per 32-bit channel) を 16384 MBits
Row Address Count (Bits) を 16
Dual Rank のチェックボックスをのチェックを無し
に変更した。
cam_dp_V2_4_190817.png

Address Editor を示す。
cam_dp_V2_6_190817.png

変更後に論理合成、インプリメンテーション、ビットストリームの生成を行った。
うまく行ったようだ。結果を示す。
cam_dp_V2_5_190817.png
  1. 2019年08月17日 05:32 |
  2. Ultra96
  3. | トラックバック:0
  4. | コメント:0