FC2カウンター FPGAの部屋 Spartan3A Starter KitのDDR2 SDRAMコントローラのバーストテストのデバック
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Spartan3A Starter KitのDDR2 SDRAMコントローラのバーストテストのデバック

ChipScope Pro 11.1を使ってSpartan3A Starter KitのDDR2 SDRAMコントローラのバーストテストのデバックをしている。
だいぶ原因が分かってきた。
下がチップスコープの波形。
Spa3A_STKit_DDR2_Debug_1_090617.png

主に、リードデータを受けるためのrddata_afifoを見ている。FALLが立下り用の非同期FIFOで、RISEが立ち上がり用の非同期FIFO。dout_nodeがリードデータの出力で途中で00000001が見えると思うが、その後は00000002, 00000003, 00000004, 00000005と続いている。読まれる予定のデータは0, 1, 2, 3, 4, 5の6個なので、最初の0が読めていないことになる。
次に、似たような信号をVeritakでシミュレーションした結果を示す。
Spa3A_STKit_DDR2_Debug_2_090617.png

上のChipScopeの波形と比べてみるとRISE非同期FIFOのwpの値が1つ多い。wpはVeritakの結果では、FALLのwpより早く、赤いカーソルのところで増え始めている。ChipScopeでは1つ遅れている。Veritakでwr_clkをとwr_enの関係を見てみると、ほんの少しの余裕しかない。たぶん、これが悪いのだろう。sd_loop_inを前に1クロック伸ばしてみることにする。

しかし、本当にChipScopeは便利だ。これがあればスタータキット内をいじる限りでは、オシロスコープもいらない場合が多いだろう。ChipScopeで波形を取って、シミュレーション結果と比べられると本当にどこが悪いのかよくわかると思う。

#もしChipScope ProがWebPACKからも無料で使えるならば、本当にうれしいんだけど。。。
#Veritakもできれば、ChipScopeのように階層が信号名の前に表示されて、信号名の右合わせで信号を表示できるオプションがあれば良いと思う。(注:今でも、Scopeで階層は表示できます)
  1. 2009年06月17日 05:51 |
  2. Spartan3A Starter Kit
  3. | トラックバック:0
  4. | コメント:2

コメント

たっく

いつもお世話になっています。

信号名の列のところで、右詰めの階層名で出すOptionがあるとよいということですね。

できれば、ChipScopeのVCDを取り込んで、時間軸をスライド表示する機能があれば、RTLと実波形を一緒の画面で信号を並べて比較できるので、便利かな、と思いました。

  1. 2009/06/17(水) 06:19:43 |
  2. URL |
  3. #-
  4. [ 編集 ]

たっくさん、こんにちは。
あくまで私の希望なので気にしないでください。
狭いディスプレイだと階層を表示すると波形が少なくなるので、信号名だけで階層が見えると便利だなと思いました。

>できれば、ChipScopeのVCDを取り込んで、時間軸をスライド表示する機能があれば、RTLと実波形を一緒の画面で信号を並べて比較できるので、便利かな、と思いました。

それは便利ですね。スタートが合わない可能性があるので、どちらか一方だけも移動できると良いですね。
  1. 2009/06/17(水) 08:50:43 |
  2. URL |
  3. marsee #f1oWVgn2
  4. [ 編集 ]

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/1144-75b54a3b
この記事にトラックバックする(FC2ブログユーザー)