FC2カウンター FPGAの部屋 キャラクタ描画テスト回路の構成
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

キャラクタ描画テスト回路の構成

頑張って作ってきたキャラクタ描画テスト回路もだいぶ出来てきた。今はトップモジュールを作っている。
ここで、キャラクタ描画テスト回路の構成図を作ったので、下に示す。
Char_Draw_Test_1_100201.png

以前との違いは、CPUがキャラクタを書きまくるステートマシンに変わったことだ。これで一旦、テストしてみることにする。白い四角の中は、矢印元のファイルの内部のVerilogファイル構成を示している。現状では、トップモジュールのChar_Draw_Test_Top.v 以外は書けている。トップモジュールを書いて、テストベンチを書けばシミュレーションをすることができる。テストベンチは、クロックを生成して、リセットの処理、DDR2 SDRAMモデルとの接続程度でかけるはず。やっとゴールが近くなってきたが、全くコンパイルしていないので、エラーがぼろぼろ出そうだ。

X-festでSecureIPをシミュレーションするのにISimが重要だとわかったので、後でもう少し使ってみたいと思っている。
  1. 2010年02月01日 06:08 |
  2. VGAコントローラ
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/1370-a3972158
この記事にトラックバックする(FC2ブログユーザー)