FC2カウンター FPGAの部屋 スパルタン3スタータキットでのISE8.1iのチュートリアル6(インプリメンテーション編続き)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

スパルタン3スタータキットでのISE8.1iのチュートリアル6(インプリメンテーション編続き)

次回はコンフィギュレーション編だがその前のインプリメンテーションのチップスを1つ。
UCFファイルで指定した動作周波数を確保できない時はどうするか?
HDLを見直すのが良いが、ISEに頑張ってもらう時はどうするかを説明しようと思う。
まずはProcessesペインのSynthsize - XSTを右クリックしてメニューのProperties...を選択する。
ISE81i_42_060211.png


Process Propertiesウインドウが開く。まずは右下のProperty display level:をStandardからAdvancedに変更してください。Optimization EffortがNormalになっているのでこれをHighにする。これをHighにすると論理合成に時間がかかるようになります。
ISE81i_43_060211.png


Implement Designをを右クリックしてメニューのProperties...を選択する。Process Propertiesウインドウが開く。まずは右下のProperty display level:をStandardからAdvancedに変更してください。CategoryペインのMap Propertiesを選択し、右側のOptimization Strategy(Cover Mode)をAreaからSpeedに変更する。これにするとFPGAのリソースを余計に消費するようになる。
ISE81i_44_060211.png


今度はCategoryペインのPlace & Route Propertiesを選択して、右側のPlace & Route Effort Level (Overall)をStandardからHighにする。こうするとPlace & Routeに時間がかかるようになるが一般的に結果が良くなる。
ISE81i_45_060211.png


今回の回路ではこのような設定をする必要がまったくないが、複雑な回路で動作周波数が高い場合には必要になる場合がある。
  1. 2006年02月11日 09:03 |
  2. FPGAリテラシー及びチュートリアル
  3. | トラックバック:0
  4. | コメント:1

コメント

承認待ちコメント

このコメントは管理者の承認待ちです
  1. 2006/02/11(土) 10:03:13 |
  2. |
  3. #
  4. [ 編集 ]

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/148-2d5f624a
この記事にトラックバックする(FC2ブログユーザー)