FC2カウンター FPGAの部屋 Write側とRead側のデータ幅の異なるFIFOのシミュレーション2
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Write側とRead側のデータ幅の異なるFIFOのシミュレーション2

そういえば、本来何やりたいたいかという目的を忘れていた。幅が違うFIFOの出力のフォーマットを見たかったのだった。
Writeのデータ幅が32ビットで、Readのデータ幅が16ビットの非同期FIFOの入出力フォーマットを検証してみた。
まずは、Write側で32ビット幅で書く場合のシミュレーション波形を下に示す。
def_width_fifo_13_100717.png

wr_enが1の時のwr_clkの立ち上がりで、FIFOにdin[31:0]のデータがWriteされる。Writeした値は0000000b, 0000000c, 0000000d だ。
これでRead側で16ビット幅で読んだときのシミュレーション波形を見てみる。
def_width_fifo_14_100717.png

FWFTなFIFOなので、rd_enが1の時に、rd_clkの立ち上がりでdout[15:0]に出てくるデータがそうだ。0000, 000b, 0000, 000c, 0000, 000d と出てくるので、32ビットで書いたときの上位16ビット、下位16ビットの順で出てくる。

これで、Writeのデータ幅が32ビットで、Readのデータ幅が16ビットの非同期FIFOの入出力フォーマットを検証することができた。
  1. 2010年07月17日 19:08 |
  2. Core Generator
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/1528-6fe8eb25
この記事にトラックバックする(FC2ブログユーザー)