FC2カウンター FPGAの部屋 PlanAheadで配置配線後の配置制約をUCFに書き出す
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

PlanAheadで配置配線後の配置制約をUCFに書き出す

以前に、”PlanAheadで配置配線後のクリティカルパスを修正し、配置制約をUCFに書く”で、配置配線後のクリティカルパスを修正して、配置制約をUCFに書き出す方法を書いたが、今度は配置配線後にそのコンポーネントの配置の制約をUCFファイルに書き出す方法を書いておく。

それではProject NavigatorからPlanAheadを起動する。
Project NavigatorのProcessesウインドウのImplement Designを展開し、その中のPlace & Routeを展開する。Analyzer Timing / Floorplan Design (PlanAhead) をダブルクリックして、PlanAheadを起動する。(下図は以前の図を使用しています。違うプロジェクトが表示されています)
PlanAhead_1_100604.png

今、ddr2_sdram_cont_instのコンポーネントの配置をすべて制約としてUCFファイルに書きたいとする。
やり方は、左のNetlistウインドウからddr2_sdram_cont_instを選択して、右クリックして、右クリックメニューを表示する。右クリックメニューからSelect Primitives を選択する。
PlanAhead_1_100805.png

右のDeviceウインドウにddr2_sdram_cont_instのプリミティブが白くハイライトされる。
PlanAhead_2_100805.png

配置を固定する。白くハイライト(選択)されたプリミティブの上で右クリックして、右クリックメニューからFix Instances を選択する。
PlanAhead_3_100805.png

これれで、選択されたプリミティブは位置を固定できたので、今度はUCFに書き出そう。
FileメニューからSave Designを選択するとUCFに配置制約が書き出される。
下が書き加えられたddr2_sdram_cont_instのコンポーネントの配置制約だ。
PlanAhead_4_100805.png

(注:PlanAheadではスライスなどの構成要素をプリミティブと読んでいるようなので、PlanAheadを使用しているときはプリミティブと呼ぶことにします。それ以外は、コンポーネント(FPGA Editor)と呼ぶことにします。ツールごとに名前が統一されていないですね。)
  1. 2010年08月05日 04:58 |
  2. PlanAheadについて
  3. | トラックバック:0
  4. | コメント:2

コメント

chipscope挿入でのtiming errorを この方法により救われました
  1. 2012/03/23(金) 11:41:14 |
  2. URL |
  3. #-
  4. [ 編集 ]

よかったですね。いろいろと便利な機能があるので、試してみてください。
  1. 2012/03/23(金) 12:57:13 |
  2. URL |
  3. marsee #f1oWVgn2
  4. [ 編集 ]

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/1545-2a0ca936
この記事にトラックバックする(FC2ブログユーザー)