FC2カウンター FPGAの部屋 DE0のSDR SDRAMコントローラ3(ALTPLL)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

DE0のSDR SDRAMコントローラ3(ALTPLL)

どうも、先週の金曜日くらいから調子が悪いです。朝に熱が出て、昼ごろ下がる状態が続いています。扁桃腺が腫れているようです。

さて、Altera の方に戻って、SDR SDRAMコントローラを作っています。Xilinxの時にはDCMでしたが、Cyclone IIIは、PLLなので、MegaWizard Plug-In Manager でALTPLLを生成した。DCMはカスケードして使っていたが、ALTPLLはカスケードしなくても必要な出力が出ていたので、単体で使用している。
SDRAMCTL_DE0_1_101011.png

c0はカメラ用の25MHz、c1はSDRAM用の133.33MHz位相0度、c2は133.33MHz位相180度、c3は133.33MHz/16 = 8.3333MHzだ。
一発で、出せてうれしい。
早く、バーストテスト用の回路を作ってテストしてみたい。まずはシミュレーションからやってみよう。

(2010/10/19:追記)
ALTPLLの設定を変更しました。詳しくは、”DE0のSDR SDRAMコントローラ4(デバック中)”をご覧くさい。
  1. 2010年10月11日 17:13 |
  2. SDR SDRAMコントローラ
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/1615-92fd8e4a
この記事にトラックバックする(FC2ブログユーザー)