FC2カウンター FPGAの部屋 XUPV5-LX110T Development SystemでMIGを試す
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

XUPV5-LX110T Development SystemでMIGを試す

Digilent社のVirtex-5 OpenSPARC Evaluation PlatformでMIGを試してみた。その覚書。

1. XUPV5-LX110T Reference Designs のページのMIG Design CreationはISE10.1対応だが、ML505 MIG Design CreationはISE12.1対応なので、これを見ながら、ISE12.4のCoregen でMIGを起動して、DDR2 SDRAM SODIMM用のコントローラを生成した。
2. mig_v3_61\example_design\rtlのmgi_v3_61.vをマニュアル通りにChipScope を入れた。
3. mig_v3_61\example_design\parのmig_v3_61.ucfをMIG Design zipのxupv5_mig_design\mig_23\example_design\parのddr_sdram.ucf を参照しながら、Location Constraintsをコピーし、INST "*/gen_dqs[0].u_iob_dqs/u_iddr_dq_ce"からINST "*/u_phy_calib/gen_gate[7].u_en_dqs_ff"までの配置制約をコピーした。
4. icon.xco, ila.xco関連のファイルをMIG Design zipのxupv5_mig_design\mig_23\example_design\parフォルダからmig_v3_61\example_design\parフォルダへコピーした。
5. Windowsのコマンドプロンプトを動かして、それ上でmig_v3_61\example_design\par\ise_flow.batを走らせた。
6. ISEフローが終了して、mig_v3_61.bitが生成された。
ML509_MIG_3_110204.png

7. ChipScope Pro Analyzer を起動して、エラーがないかを確かめ、波形を観察した。下図に波形とSystem Monitor Consoleを示す。
ML509_MIG_1_110204.png
ML509_MIG_2_110204.png

このMIGサンプルを動作させると、V5-LX110TのDie Temperatureは83度程度(ファン無しの35mm X 35mm X 10mmのヒートシンク付きです)。

8. 次に、mig_v3_61\example_design\par\create_ise.batを起動して、ISEのプロジェクトを生成した。
9. Project Navigator を起動して、プロジェクトを読み込み、インプリメントをした。(下図)
ML509_MIG_4_110204.png

Number of occupied Slices は8%。

10. XPowerを起動して、消費電力を見た。
ML509_MIG_5_110204.png

4.8W消費。かなり電力を消費している。ファンが必要か?

なお、MIGの標準のピン配置ダイアログでは、このボードのDDR2 SDRAMのピンは配置ができない。それは、WE#がIOバンク15のVREFに割り当てられているからだ。バンク15はDDR2 SDRAMへの出力ピンだけが集められているので、VREFは必要ない。それでWE#に割り当てられているが、MIGではVREFピンは割り当てられない。よってサンプルのUCFを使う必要がある。
  1. 2011年02月04日 12:54 |
  2. XUPV5-LX110T
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/1708-3df7b316
この記事にトラックバックする(FC2ブログユーザー)