FC2カウンター FPGAの部屋 クロックの信号品質
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

クロックの信号品質

クロックの信号品質はなかなか問題が多い。
FPGAに水晶発信器からクロックを入力して、そのクロックをFPGAのほかのピンから出力してSDRAM4個とPowerPCにクロックを供給している。クロック周波数は133MHzだ。
クロック供給のトポロジーはFPGA→SDRAM→PowerPCという順で一筆書きで供給することにした。おまけにPowePCのセットアップ時間の関係で、SDRAM→PowerPC間をデータバスより7cm程度(400ps)わざと長くしてもらった。これで伝送線路シミュレーションをしてもらったところ、まったく波形が乱れてだめだった。
トポロジーをいろいろ変えてやってもらったが満足できない。
そこでFPGA→PowerPCをFPGAの別のピンにしたところ、だいぶ良くなった。つまりFPGA→SDRAM4個とFPGA→PowerPCにクロックを分けた。
これでだいぶ良くなったが、まだSDRAMの仕様に波形が入らないので条件を変えてシミュレーションをお願いした。
まあこれで大丈夫だと思う。しかし、これでDCMを1個余計に使うことになった。
FPGA→SDRAM4個のクロックが予定よりもだいぶ遅れるようなので、133MHzではFPGAの0度の内部動作クロックではSDRAMのデータがサンプルできそうもない。
もう1つDCMを使ってフェーズシフトしたクロックでデータをサンプルしなくてはいけないようである。かなり厳しい状況になってきた。動作周波数が高いといろいろ難しいようだ。
  1. 2006年03月30日 19:33 |
  2. プリント基板の作成過程
  3. | トラックバック:0
  4. | コメント:2

コメント

こんばんわ。
体調回復されて本当よかったです。調子が戻るまでは無理は禁物ですよ!

>クロック供給のトポロジーはFPGA→SDRAM→PowerPCという順で一筆書きで供給することにした。

133MHzの動作周波数で異種多受信の回路ですとトポロジーの問題は避けては通れないことが多いですね。
メモリ関連の設計的にはアドレスやコマンドラインはパラ接続になっていますので一筆書きの配線だとすごく楽なんですが、、、SI的には分岐配線が良いケースが多いんですよね。SDRAMの入力特性にもよると思うんですけど、反射の影響でドライブに近い側のメモリデバイスの入力端波形が乱れてしまうことが多々あります。私はこれで昔一度失敗をしてから(お客さんにテクニカルエラーを指摘されてから・・)極力分岐配線を心がけています。
といっても、分岐配線をするには配線層が多く必要になってしまうんです。配線層が少なかったり、物理的に分岐にできなそうな状態になってしまったら波形で確認をしています。
そういえば先月、私も似たようなケースの解析をいたしました。
回路構成は、DSP→SDRAM*4→FPGAのような感じです。
DSPとSDRAMはコンパクトにまとめて分岐配線をしてまではよかったんですが、FPGAまでの距離が長くてもろに反射の影響を受けてしまいました。DSPの出力側でダンパーを2つにしてSDRAM側とFPGA側を分離させる方法をやってみましたがDSP側もそんなに出力が強く無く、三角波っぽく鈍ってしまって却下。
結局FPGAに行く信号は64bit全てが行くわけではなく、一部の信号だけだったのでBus-Buffa(74-246)を数個噛ませることを提案し、それで収まりました。出力が固定されてしまうLSIデバイスは融通が利かないですね。まぁ仕方ないのですが、もしこれがFPGAだったとしたらmarseeさんのケースのようにPINを分離させたり、出力レベルを変化させたりといろんな対策ができたなぁと思いました。
  1. 2006/03/30(木) 22:40:19 |
  2. URL |
  3. kanata #-
  4. [ 編集 ]

FPGA→SDRAM4個はSTAR(分岐配線)です。FPGAの出力ピンはFAST,24mAです。データバスもこの設定ですと同時スイッチングガイドラインを越えてしまうでしょう。余り電流を流すと使えるピンの本数が少なくなるという問題を抱えます。
分岐配線は配線的には厳しいのですね。考えてみればあたりまえか。。。

動作周波数的にバッファをはさむと破綻するので、今回も考えたのですがIDTやフリースケールなどのZero Delay Bufferや各出力ごとに遅延を調整できるクロックバッファも考えました。でも、デジキーでも3.3Vしか売っていないですよね。2.5Vは買うのが大変そうです。簡単に購入できればいいのですが。。。ちなみにこんなのです。
http://www.freescale.com/webapp/sps/site/prod_summary.jsp?code=MPC961C&nodeId=0152482674
これだとPLLロックしてくれるので挿入による遅延は無いんですけど。買えるかどうかわからないのが欠点です。
  1. 2006/03/31(金) 06:12:58 |
  2. URL |
  3. marsee #-
  4. [ 編集 ]

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/185-bb0049d7
この記事にトラックバックする(FC2ブログユーザー)