FC2カウンター FPGAの部屋 AXIバスのEDKでキャラクタ・ディスプレイ・コントローラのカスタムIPを作る5
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXIバスのEDKでキャラクタ・ディスプレイ・コントローラのカスタムIPを作る5

AXIバスのEDKでキャラクタ・ディスプレイ・コントローラのカスタムIPを作る4”で作ったSP605のMicroBlazeシステムのキャラクタ・ディスプレイ・コントローラをVGA(640x480) からSVGA(800x600) に変更しました。

SVGA Signal 800 x 600 @ 60 Hz timing”を参考にしながら、disp_timing_parameters.vhを修正するだけで行けました。

// 表示タイミングの定義
// 800x600 60Hz, Pixel clock=40MHz

parameter H_ACTIVE_VIDEO= 800;
parameter H_FRONT_PORCH = 40;
parameter H_SYNC_PULSE = 128;
parameter H_BACK_PORCH = 88;
parameter H_SUM = H_ACTIVE_VIDEO + H_FRONT_PORCH + H_SYNC_PULSE + H_BACK_PORCH;

parameter V_ACTIVE_VIDEO = 600;
parameter V_FRONT_PORCH = 1;
parameter V_SYNC_PULSE = 4;
parameter V_BACK_PORCH = 23;
parameter V_SUM = V_ACTIVE_VIDEO + V_FRONT_PORCH + V_SYNC_PULSE + V_BACK_PORCH;

parameter H_DISPLAY_SIZE = H_ACTIVE_VIDEO/8; // 横100桁
parameter V_DISPLAY_SIZE = V_ACTIVE_VIDEO/8; // 縦75行

parameter RED_DOT_POS = 9; // 9ビット目がRED
parameter GREEN_DOT_POS = 8; // 8ビット目がGREEN
parameter BLUE_DOT_POS = 7; // 7ビット目がBLUE


そうそう、ピクセルクロックも25MHzから40MHzに変更しました。
下の写真はSDKのXMDコンソールで下の値を入れた時の液晶ディスプレイの表示です。文字が小さくなりました。SVGA(800x600)です。

mwr 0x74200004 0x3C1
mwr 0x74200000 0x64
mwr 0x74200004 0x3C2


SP605_AXI_CDC_35_110806.jpg

下に、VGA(640x480) の時の画面を貼っておきます。
SP605_AXI_CDC_34_110804.jpg

いろいろ面白そうなことができます。WebPACKでもEDKやSDKが使えれば良いのですが。。。

なお、BFMシミュレーションはライセンスが無いと怒られて実行できませんでした。ライセンスを新たに購入しないと実行できないようです。
  1. 2011年08月06日 06:01 |
  2. EDK
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/1870-ae94dd35
この記事にトラックバックする(FC2ブログユーザー)