FC2カウンター FPGAの部屋 Spartan-3A Starter KitでEDKを使ってカメラ表示8(HDLを書く)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Spartan-3A Starter KitでEDKを使ってカメラ表示8(HDLを書く)

Spartan-3A Starter KitでEDKを使ってカメラ表示7(FIFO容量の修正)”の続き。

Camera_Controller のIPICのインターフェース部分をVHDLで書いている。IPICのマスタWriteだ。詳細は”Spartan-3A Starter KitでEDKを使ってカメラ表示6(PLBV46 Master Burstのバースト転送)”のFixed Length Burst Write Operation参照。

データ転送は32ビット幅、16バーストのみとしている。よって下の信号は、固定となる。

IP2Bus_Mst_BE <= (others => '1');
IP2Bus_Mst_Length <= CONV_STD_LOGIC_VECTOR(64, 12); -- 64バイト、32ビット幅、16バースト
IP2Bus_MstWr_src_dsc_n <= '1';
IP2Bus_MstWr_rem <= (others => '0');


コマンド転送や、データ転送のsof_n, eof_nなどの部分を書き進めている。
Spa3A_SKit_OV7670_58_110829.png

なおフォルダが、cam_controller_64_v1_00_aのデータバス64ビット幅用のフォルダに書いてしまったが、データバス幅32ビットのモジュールとなる。というのは、64ビットバス幅にすると、MicroBlazeの命令用ROM用のBRAMが足りなくなってしまうためだ。後で、camera_controller_v1_00_aフォルダに移動する。

久しぶりにVHDLを書いたので、指がVHDLの書き方を忘れてしまっている。ついつい Verilog の癖で、

if (reset_cam)


などと書いてしまうが、VHDLでは

if reset_cam='1' then


のはず。。。
  1. 2011年08月29日 05:37 |
  2. EDK
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/1891-839441b9
この記事にトラックバックする(FC2ブログユーザー)