FC2カウンター FPGAの部屋 Spartan-3A Starter KitでEDKを使ってカメラ表示11(ディスプレイ回路を作り始める)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Spartan-3A Starter KitでEDKを使ってカメラ表示11(ディスプレイ回路を作り始める)

Spartan-3A Starter KitでEDKを使ってカメラ表示10(カメラ回路のIPを登録)”でカメラ回路IPの作成が終了した。

次は、ディスプレイ回路IPの作成を始めた。カメラ回路と同様にデータバス32ビット幅で作成したdisplay_controller_v1_00_aを使用することにした。なぜ64ビット幅を使わないかというとFIFO用のBRAMの数が足りないからだ。Spartan-3シリーズでは、BRAMの最大幅が32ビット幅(正確に言うと36ビット幅)なので、64ビット幅では、どんなに深度が浅くてもBRAMを2つ使用する。BRAMは1個にしないと数が足りないので、32ビット幅とした。

カメラ回路はマスタとしてWriteのみ使用したが、今度のディスプレイ回路はマスタとしてReadのみ使用する。カメラ回路のVHDLをかなり使い回し出来ると思うので、今回のほうが楽できるはず???
Disp_Controller_Top.vhd を、VGA_Display_Controller.v のトップとして作成することにした。Disp_Controller_Top.vhdは、VGA_Display_Controller.v とIPIC間のインタフェースである。
今回も、dcm_DISP_clk.v を使用して、クロックを表示クロックに変換する。カメラとDCMを別にしたのはXGAに拡張する場合も考慮しているからだ。

しかし、Verilogファイルの上の階層が、VHDLファイルというのは面倒だ。component文を書かなくちゃならない。VHDL同士だと、下のVHDLを作って、entityをコピーして書き換えれば良いのだが、下がVerilogだとそうは行かない。

書き換えるまで、VHDL書きを頑張ります。。。

  1. 2011年09月06日 05:19 |
  2. EDK
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/1899-a265ec04
この記事にトラックバックする(FC2ブログユーザー)