FC2カウンター FPGAの部屋 Atlysボード+VmodCAMのシミュレーション
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Atlysボード+VmodCAMのシミュレーション

前回までで、MT9D112の動作の概略はわかったので、Atlysボード+VmodCAMのシミュレーションをやってみることにした。

Atlysボード+VmodCAMについては、”Atlysボード+VmodCAM”、”Atlysボード+VmodCAM2”を参照。

MT9D112については、”MT9D112(Aptina社CMOSイメージセンサー)の概要”、”MT9D112(Aptina社CMOSイメージセンサー)の概要2”、”MT9D112(Aptina社CMOSイメージセンサー)の概要3”参照。

最初にDDR2 SDRAMのモデルをゲットする。
Atlysボードのリファレンス・マニュアル(PDFです)によるとDDR2 SDRAMには、Micron MT47H64M16-25Eを使っているそうだ。早速、Micron社のサイトで、1Gb DDR2 SDRAM: MT47H64M16HR-25を見つけた。Micron社のSDRAMはVerilogのモデルがダウンロードできるからありがたい。Sim Modelsのタブをクリックして、1024Mb DDR2 Verilog Model: 5.83をダウンロードした。
ダウンロードした39571024Mb_ddr2.zipを開いた中のddr2.vとddr2_parameters.vhを使用する。ddr2_parameters.vhには、いろいろなスピードグレード、出力データ幅が定義されているので、

`define sg25E
`define x16


を指定して使用する。

次は、MT9D112のモデルづくりだが、とりあえずは、MCLKで入力されたクロックを無視して80MHzのPCLKを出力する。I2Cは無視する。640X480のRGB565フォーマットでテスト用ピクセルを出力する。これは作成中。

テストベンチ用ファイルVmodCAM_Ref_tb.v も作成中。これは、以前作ったSpartan-3A Starter Kitのカメラ表示回路のテストベンチを修正している。DDR2 SDRAMのモデルとの接続部分はそのまま使える。DDR2 SDRAMへの配線遅延も考慮された記述となっている。

今まで、やってきたHDLの資産は有効に活用することができるので、この効果は大きいと言える。

  1. 2011年12月25日 05:04 |
  2. Atlysボード
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2011-7eebe27e
この記事にトラックバックする(FC2ブログユーザー)