FC2カウンター FPGAの部屋 XPS13.1入のISE13.4プロジェクトをISE14.1に変換
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

XPS13.1入のISE13.4プロジェクトをISE14.1に変換

今回は、ISE13.4の”AXI4マスタIPの作製3(インプリメント)”で作ったXPSが入っているプロジェクトをISE14.1に変換してみた。
ISE14.1を立ちあげて変換ダイアログが出てくるので変換をした。XPSも立ちあげて変換したが、やはりIPのバージョンが変更されているようだ。無事に変換できたと思って、インプリメントしてみたところ、エラーが出てしまった。
ISE141_1_120510.png

ERROR:EDK:4070 - INSTANCE: clock_generator_0, PORT: PSDONE - invalid port in use
when ISVALID="(C_CLKOUT15_VARIABLE_PHASE || C_CLKOUT14_VARIABLE_PHASE ||C_CLKOUT13_VARIABLE_PHASE || C_CLKOUT12_VARIABLE_PHASE ||C_CLKOUT11_VARIABLE_PHASE || C_CLKOUT10_VARIABLE_PHASE || C_CLKOUT9_VARIABLE_PHASE || C_CLKOUT8_VARIABLE_PHASE ||C_CLKOUT7_VARIABLE_PHASE || C_CLKOUT6_VARIABLE_PHASE |
|C_CLKOUT5_VARIABLE_PHASE || C_CLKOUT4_VARIABLE_PHASE || C_CLKOUT3_VARIABLE_PHASE || C_CLKOUT2_VARIABLE_PHASE ||C_CLKOUT1_VARIABLE_PHASE || C_CLKOUT0_VARIABLE_PHASE)" evaluates to FALSE.
Please remove the port from your design -
H:\HDL\FndtnISEWork\Spartan6\Atlys\Atlys_XPS_CDC_SVGA_141\system.mhs line 167


system.mhs の167行目は”BEGIN clock_generator”だった。clock_generator の部分の記述を下に示す。

BEGIN clock_generator
PARAMETER INSTANCE = clock_generator_0
PARAMETER HW_VER = 4.03.a
PARAMETER C_EXT_RESET_HIGH = 0
PARAMETER C_CLKIN_FREQ = 100000000
PARAMETER C_CLKOUT0_FREQ = 600000000
PARAMETER C_CLKOUT0_GROUP = PLL0
PARAMETER C_CLKOUT0_BUF = FALSE
PARAMETER C_CLKOUT1_FREQ = 600000000
PARAMETER C_CLKOUT1_PHASE = 180
PARAMETER C_CLKOUT1_GROUP = PLL0
PARAMETER C_CLKOUT1_BUF = FALSE
PARAMETER C_CLKOUT2_FREQ = 100000000
PARAMETER C_CLKOUT2_GROUP = PLL0
PARAMETER C_CLKOUT3_FREQ = 40000000
PARAMETER C_CLKOUT3_GROUP = PLL0
PORT LOCKED = proc_sys_reset_0_Dcm_locked
PORT CLKOUT2 = clk_100_0000MHzPLL0
PORT RST = RESET
PORT CLKOUT0 = clk_600_0000MHzPLL0_nobuf
PORT CLKOUT1 = clk_600_0000MHz180PLL0_nobuf
PORT CLKIN = GCLK
PORT PSDONE = clock_generator_0_PSDONE
PORT CLKOUT3 = clock_generator_0_CLKOUT3
END


”PORT PSDONE = clock_generator_0_PSDONE”を削除した。
ISE141_2_120510.png

この状態でXPSでProjectメニューからDesign Rule Check を行ったところ、問題は無くなったようだ。
ISE141_3_120510.png

XPSを閉じて、もう一度、Project Navigator でインプリメントを行ったところ動作した。
ISE141_4_120512.png

このプロジェクトでのISE13.4からISE14.1へのプロジェクト変換では、完全には変換できずに手動による変換が必要だった。
  1. 2012年05月10日 05:21 |
  2. Xilinx ISEについて
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2137-993dca30
この記事にトラックバックする(FC2ブログユーザー)