FC2カウンター FPGAの部屋 PlanAhead14.1で、XPS入りのISE14.1のプロジェクトをインポートしてみた3(シミュレーション)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

PlanAhead14.1で、XPS入りのISE14.1のプロジェクトをインポートしてみた3(シミュレーション)

PlanAhead14.1で、XPS入りのISE14.1のプロジェクトをインポートしてみた2(解決編)”の続き。

今回は全体シミュレーションしてみることにした。

・左のウインドウでProject Manager -> Run Behavioral Simulation をクリックした。

・Launch Run Behavioral Simulationダイアログが表示された。Launchボタンをクリックした。
PlanAhead141_101_120520.png

・エラーが出てしまった。
PlanAhead141_100_120520.png

エラーはsystem_cdctest_axi_master_0_wrapper のcdctest_axi_master のコンポーネント宣言中のgeneric のC_INTERCONNECT_M_AXI_WRITE_ISSUING がcdctest_axi_master のgeneric にないというエラーだった。
system_cdctest_axi_master_0_wrapper のcdctest_axi_master のコンポーネント宣言中のgeneric宣言を下に示す。

generic (
C_INTERCONNECT_M_AXI_WRITE_ISSUING : INTEGER;
C_M_AXI_THREAD_ID_WIDTH : integer;
C_M_AXI_ADDR_WIDTH : integer;
C_M_AXI_DATA_WIDTH : integer;
C_M_AXI_SUPPORTS_READ : integer;
C_M_AXI_SUPPORTS_WRITE : integer;
C_M_AXI_AWUSER_WIDTH : integer;
C_M_AXI_ARUSER_WIDTH : integer;
C_M_AXI_WUSER_WIDTH : integer;
C_M_AXI_RUSER_WIDTH : integer;
C_M_AXI_BUSER_WIDTH : integer;
C_M_AXI_TARGET : std_logic_vector(31 downto 0);
C_M_AXI_BURST_LEN : integer;
C_OFFSET_WIDTH : integer
);


cdctest_axi_master のgeneric宣言を下に示す。

generic(
C_M_AXI_THREAD_ID_WIDTH : integer := 1;
C_M_AXI_ADDR_WIDTH : integer := 32;
C_M_AXI_DATA_WIDTH : integer := 32;
C_M_AXI_AWUSER_WIDTH : integer := 1;
C_M_AXI_ARUSER_WIDTH : integer := 1;
C_M_AXI_WUSER_WIDTH : integer := 1;
C_M_AXI_RUSER_WIDTH : integer := 1;
C_M_AXI_BUSER_WIDTH : integer := 1
);


cdctest_axi_master のgeneric宣言の数は、system_cdctest_axi_master_0_wrapper のcdctest_axi_master のコンポーネント宣言中のgeneric宣言よりも数がだいぶ少ない。
cdctest_axi_master は、ar37425でXilinxからダウンロードしたテンプレートを使用している。(”AXI4バスのマスタIPのテスト1(構想編)”参照)
そう言えば、”AXI4マスタIPのパラメータ”で調べたパラメータよりだいぶgeneric の数が少ないなとは思っていた。
とにかく、両方のgeneric文を調べて無い宣言をcdctest_axi_master のgeneric宣言に追加しようと思う。
cdctest_axi_master のgeneric宣言を下のように変更した。

entity cdctest_axi_master is
generic(
C_INTERCONNECT_M_AXI_WRITE_ISSUING : INTEGER;
C_M_AXI_THREAD_ID_WIDTH : integer := 1;
C_M_AXI_ADDR_WIDTH : integer := 32;
C_M_AXI_DATA_WIDTH : integer := 32;
C_M_AXI_SUPPORTS_READ : integer;
C_M_AXI_SUPPORTS_WRITE : integer;
C_M_AXI_AWUSER_WIDTH : integer := 1;
C_M_AXI_ARUSER_WIDTH : integer := 1;
C_M_AXI_WUSER_WIDTH : integer := 1;
C_M_AXI_RUSER_WIDTH : integer := 1;
C_M_AXI_BUSER_WIDTH : integer := 1;
C_M_AXI_TARGET : std_logic_vector(31 downto 0);
C_M_AXI_BURST_LEN : integer;
C_OFFSET_WIDTH : integer
);


・もう一度、Behavioral Simulation を実行した。

・やはりエラー。Signal EXCEPTION_ACCESS_VIOLATION だそうで、これはどうしたら良いかわからないので、諦めることにした。
PlanAhead141_102_120520.png

残念ながら、全体シミュレーションは失敗してしまった。

(追加)
多分原因はWindows XP 32ビット版でメモリが少ないせいだと思います。いよいよ、Windows 7 64ビット版に載せ換えないとダメかも知れません。
Spartan-6 FPGA コネクティビティ キット TRD - Windows で ISim を実行すると「ERROR:Simulator:754 - Signal EXCEPTION_ACCESS_VIOLATION received」というエラー メッセージが表示される
  1. 2012年05月20日 06:04 |
  2. PlanAheadについて
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2150-816f88a2
この記事にトラックバックする(FC2ブログユーザー)