FC2カウンター FPGAの部屋 ビットマップ・ディスプレイ・コントローラの作製14(デバック1)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ビットマップ・ディスプレイ・コントローラの作製14(デバック1)

ビットマップ・ディスプレイ・コントローラの作製13(実機で動作1)”の続き。

前回、ビットマップ・ディスプレイ・コントローラが動作しなかったので、ChipScopeでデバックをすることにしたが、すでにchipscope_axi_monitor_0 が入っていたので、このIPとchipscpe_icon_0 を削除してから、新たにPlanAheadでChipScope を入れた。(”PlanAhead14.1でChipScope Proを試してみた1(ChipScope の設定)”、”PlanAhead14.1でChipScope Proを試してみた2(ChipScope Analyzer)”を参照)
そうすると、PlanAheadで論理合成して、インプリメントすると、エラーで止まってしまう。
BitMapDispCont_101_120812.png

[Designutils 20-396] Could not read top design file ["H:/HDL/FndtnISEWork/Spartan6/Atlys/test/Atlys_EDK_test_PA_142/Atlys_EDK_test_PA.data/sources_1/cs/chipscope_axi_monitor_0/U_ILA_1/chipscope_axi_monitor_0/U_ILA.ngc"] because this file does not exist


すでにchipscope axi monitor は削除されているのだが、どこかのスクリプトに残ってしまっているみたいだった。もう一度、chipscope axi monitor を入れてみたが、エラーは解決されなかった。
トップフォルダ以下を”cs/chipscope_axi_monitor_0/U_ILA_1/chipscope_axi_monitor_0”のキーワードで検索してみたところ、”Atlys_EDK_test_PA_142\Atlys_EDK_test_PA.data\sources_1”フォルダのchipscope.xml ファイルに記述を見つけた。
BitMapDispCont_102_120812.png

BitMapDispCont_103_120812.png

Atlys_EDK_test_PA_142\Atlys_EDK_test_PA.data\sources_1フォルダ下のchipscope.xml とcs フォルダを削除してみることにした。
PlanAhead を落としてから、上のファイルを削除した。
PlanAhead を起動すると、chipscope.xmlがないとダイアログが出てきてしまった。
BitMapDispCont_104_120812.png

構わず、Synthesized Design を開くと開けた。上のエラーが出ている時はSynthesized Design が開けなかった。
ここから、ToolsメニューのSet up ChipScope... を選択して、ChipScope を設定する。
BitMapDispCont_105_120812.png

ChipScope の信号を設定した。
BitMapDispCont_106_120812.png

インプリメントを開始して、Synthesized Design をセーブすると、Atlys_EDK_test_PA_142\Atlys_EDK_test_PA.data\sources_1フォルダにchipscope.xml が生成された。
BitMapDispCont_107_120812.png

ビットストリームも生成できました~~~。嬉しいです。いくらやってもバグが直らなくてどうしようかと思っていたのですが、良かったです。ツイッターで@apulo_さんにxml ファイルでソースファイルを管理していると教えてもらったのも大きかった。ありがとうございました。

インプリメントが終了したら、csフォルダも出来ていた。
BitMapDispCont_109_120812.png

さて、インプリメント出来たのは良いのだが、XSTのFMaxが86.401MHz、Implementation で42.316MHzと出ていて、タイミング制約は満足できているのか心配になった。
Flow Navigator -> Implementation -> Implemented Design -> Run TRCE を実行して、タイミング解析を実行したところ、クロック周期は10nsec 以内に収まっていて問題ないようだった。それでは、XSTやImplementation のFMax は何なんだろうか?
BitMapDispCont_108_120812.png

  1. 2012年08月12日 07:14 |
  2. AXI4 Master IPの作製
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2224-99da20a8
この記事にトラックバックする(FC2ブログユーザー)