FC2カウンター FPGAの部屋 ZedBoardにビットマップ・ディスプレイ・コントローラを追加する3(インプリメント1)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZedBoardにビットマップ・ディスプレイ・コントローラを追加する3(インプリメント1)

”ZedBoardにビットマップ・ディスプレイ・コントローラを追加する2(XPSの設定2)”の続き。

前回でXPSプロジェクトの設定が終了したので、今回はインプリメントを行う。

・PlanAheadでトップファイルを作成する。Sources ウインドウでsystem.xmp を選択し、右クリックメニューからCreate Top HDL をクリックした。

・system_stub.v が生成され、トップファイルとなった。
ZedBoad_BitMap_DispCnt_29_120924.png

・制約ファイルを生成した。
ZedBoad_BitMap_DispCnt_30_120924.png

・制約ファイル system_stub.ucf に、キャラクタ・ディスプレイ・コントローラの時と同じ制約をコピーした。
ZedBoad_BitMap_DispCnt_31_120924.png

・論理合成を行ったところ、成功した。

・インプリメントを行ったところでcritical warning が出た。RAMB16BWER を使っているというワーニングだった。bitmap_afifo.ngc を生成した時はAtlysボード用だったので、Zynqでは対応していないプリミティブを使ってしまったようだった。キャラクタ・ディスプレイ・コントローラの時もAtlysボード用のNGCファイルだったのだが、そっちは問題なかった。
ZedBoad_BitMap_DispCnt_32_120924.png

・PlanAhead でもエラーが出てしまった。これはFIFOのIPコアを再生成する必要がある。
ZedBoad_BitMap_DispCnt_33_120925.png

・ビットマップ・ディスプレイ・コントローラ IPの単独の検証環境をProject Navigator で作ってあるので、Atlysボード用のプロジェクトをZedBoardのフォルダにコピーしてFPGAデバイスをZynqに変更した。
ZedBoad_BitMap_DispCnt_34_120925.png

・bitmap_afifo をRemove して、新たにもう一度、CoreGen でbitmap_afifo を作った。設定は以前と同じにした。

・PlanAheadのXPSプロジェクトを起動して、ProjectメニューからRescan User Repositories を選択した。

・ProjectメニューからClean All Generated Files を選択した。

・XPSを閉じて、PlanAheadで論理合成、インプリメントを行った。更にビットストリームも生成できた。
ZedBoad_BitMap_DispCnt_35_120925.png

  1. 2012年09月25日 05:57 |
  2. ZedBoard
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2262-e8d03b32
この記事にトラックバックする(FC2ブログユーザー)