FC2カウンター FPGAの部屋 Zynq-7000のHigh Performance AXI 32b/64b Slave PortsはAXI3バスだった
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Zynq-7000のHigh Performance AXI 32b/64b Slave PortsはAXI3バスだった

ZedBoardでビットマップ・ディスプレイ・コントローラを作っているが、このためには、ARMプロセッサ側につながれているDDR3 SDRAMをHigh Performance AXI 32b/64b Slave Portst越しにProgram Logic (PL) 部から使う必要がある。
ZedBoad_BitMap_DispCnt_67_120930.png

このHigh Performance AXI 32b/64b Slave Portstは、実はAXI3バスでした。てっきりハイパフォーマンスと歌われているので、AXI4バスだとばかり思っていたのだが。。。
ZedBoad_BitMap_DispCnt_68_120930.png

AXI3バスはAWLEN, ARLENが4ビットで最大16バーストだ。ビットマップ・ディスプレイ・コントローラでは、最大128バーストしているので、ビットマップ・ディスプレイ・コントローラIPの書き直しが必要かと思ったが、AXIインターコネクトでよしなに処理してくれるようで、AXI4マスタ側では気にしなくても大丈夫のようだ。実際に動作していると思う。(弱気なのは動作が少しおかしいからだ)

LogiCORE IP Processing System 7 (v4.00.a)の34ページから49ページに記載されいてる。(S_AXI_HP0, S_AXI_HP1, S_AXI_HP2, S_AXI_HP3)
  1. 2012年09月30日 08:38 |
  2. Zynq
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2266-c7c4d56e
この記事にトラックバックする(FC2ブログユーザー)