FC2カウンター FPGAの部屋 ISE14.1, 14.2 で”ERROR:MapLib:979 - LUT5 symbol”が出る
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ISE14.1, 14.2 で”ERROR:MapLib:979 - LUT5 symbol”が出る

AXIバスに非標準のHDLを書いてしまったので、キャラクタ・ディスプレイ・コントローラAXI4スレーブIPを駆動するAXI4マスタIPを書き換えたりしている。単体シミュレーションは通ったのだが、ISE14.1 (Project Navigator) でインプリメントするところで、BitGenがエラーになってしまう。エラーは、”ERROR:MapLib:979 - LUT5 symbol”とそれに類似しているエラーがたくさん出る。ISE14.1だったので、ISE14.2でやってみても同様にエラーだった。
bitgen_error_1_121023.png

アンサーを見ると、”11.3 Virtex-5 FPGA MAP - Global Optimization オプションの組み合わせに関連したロジック破損”があってMAPのプロパティで出てくる”-global_opt speed”などのオプションでエラーが出ているとのことだった。見たところオプションは入っていなかった。
bitgen_error_2_121023.png

MAPオプションを変えてやってみたが同様だった。
bitgen_error_3_121023.png

考えてみたら、MAPでエラーが出るのではなく、BitGenでエラーが出る。なぜ、BitGenでMAPエラー?ということだが、エラーチェックのためか?BitGenでは論理合成からひと通りやっているようだ。なぜMAPでひかからなくてBitGenで?という話もある。BitGenのDRCエラーチェックを外してみたが、同様にエラーだった。
bitgen_error_6_121023.png

いよいよ、エラーを解消する手段が無い。。。実は以前、XPSプロジェクト単体でやっていた時にMAPでエラーが出ていたが、ISEのプロジェクトの下にXPSプロジェクトをおいたら大丈夫になったことがあった

次にPlanAhead14.1 でやってみることにした。
PlanAheadではエラーは無かった。
bitgen_error_7_121023.png
  1. 2012年10月23日 05:55 |
  2. Xilinx ISEについて
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2285-38a383ce
この記事にトラックバックする(FC2ブログユーザー)