FC2カウンター FPGAの部屋 ZedBoardでHDMI出力7(ADV7511のレジスタ設定1)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZedBoardでHDMI出力7(ADV7511のレジスタ設定1)

ANALOG DEVICESリファレンス・デザインにおける画像の主要なADV7511のレジスタ設定を見ていきます。

レジスタの設定1(リファレンス・デザインでの設定)
0x15番地 -> 0x01
[3:0] -> Input ID => 0000 = 24 bit RGB 4:4:4 or YCbCr 4:4:4 (separate syncs) , 0001 = 16, 20, 24 bit YCbCr 4:2:2 (separate syncs) ...

0x16番地 -> 0xb5
[7] -> Output Format => 0 = 4:4:4 , 1 = 4:2:2
[5:4] -> Color Depth => 00 = invalid , 10 = 12bit , 01 = 10bit , 11 = 8bit
[3:2] -> Input Style => 00 = Not Valid , 01 = style 2 , 10 = style 1 , 11 = style 3 (”ZedBoardでHDMI出力13(HDMIに出力できた)”参照)
[1] -> DDR Input Edge => 0 = falling edge , 1 = rising edge
[0] -> Output Colorspace for Black Image => 0 = RGB , 1 = YCbCr

0x18番地 -> 0x46
[7] -> CSC Enable => 0 = CSC Disabled , 1 = CSC Enabled
[6:5] -> CSC Scaling Factor => 00 = +/- 1.0, -4096 - 4095 , 01 = +/- 2.0, -8192 - 8190 , 10 = +/- 4.0, -16384 - 16380 , 11 = +/- 4.0, -16384 - 16380

0x40番地 -> 0x80
[7] -> GC Packet Enable => 0 = GC Packet Disabled , 1 = GC Packet Enabled
[6] -> SPD Packet Enabled => 0 = Disabled , 1 = Enabled
[5] -> MPEG Packet Enabled => 0 = Disabled , 1 = Enabled
[4] -> ACP Packet Enable => 0 = Disabled , 1 = Enabled
[3] -> ISRC Packet Enable => 0 = Disabled , 1 = Enabled
[2] -> GM Packet Enable => 0 = Disabled , 1 = Enabled
[1] -> Spare Packet 2 Enable => 0 = Disabled , 1 = Enabled
[0] -> Spare Packet 1 Enable => 0 = Disabled , 1 = Enabled

0x41番地 -> 0x10
[6] -> POWER DOWN => 0 = Normal Operation , 1 = ADV7511 Powered Down
[5] -> Fixed => 0
[4] -> Reserved @ 1b => 1
[3:2] -> Fixed => 00
[1] -> Sync Adjustment Enable => 0 = Disabled , 1 = Enabled
[0] -> Fixed => 0

0x48番地 -> 0x08
[7] -> Reserved => 0
[6] -> Video Input Bus Reverse => 0 = Normal Bus Order , 1 = LSB .... MSB Reverse Bus Order
[5] -> DDR Alignment => 0 = DDR input is D[17:0] , 1 = DDR input is D[35:18]
[4:3] -> Bit Justfication for YCbCr 4:2:2 modes => 00 = evenly distributed , 01 = right justified , 10 = left justified , 11 = Invalid

0x49番地 -> 0xa8
[7:2] -> Bit Trimming Mode => 000000 = Active Dither , 101010 = Truncate

0x4C番地 -> 0x00 (Read Only)
[7:4] -> Pixel Packing (GC Packet)
[3:0] -> Color Depth (GC Packet) => 0000 = Color Depth Not Indicated, 0100 = 24 Bits/Pixel , 0101 = 30 Bits/Pixel , 0110 = 36 Bits/Pixel
  1. 2012年11月13日 05:56 |
  2. ZedBoard
  3. | トラックバック:0
  4. | コメント:2

コメント

おかげさまでVGA出力することができました!
色々と参考にさせて頂きありがとうございました。
次はHDMIに挑戦してみようとおもいます。

iic_write関数を使って
IICの設定おこなうようにCソースコードに追加すれば良いのかなぁと
思っています(^^;
  1. 2012/12/27(木) 16:07:42 |
  2. URL |
  3. tattsuu #-
  4. [ 編集 ]

こんちには。
ZedBoard買われたんですね。
この記事を一部修正しました。
アナログ・デバイセズ社のサンプルデザイン、cf_adv7511_zed.c の iic_write 関数を使用して設定しています。style 3 以外はほとんどサンプルデザインと一緒です。そこにVGAと同様のCコードを混ぜてあります。サンプルデザインのコードをコピーしているところがあって、全て自分で作っていないので、公開できないのが痛いですね。
  1. 2012/12/27(木) 18:44:51 |
  2. URL |
  3. marsee #f1oWVgn2
  4. [ 編集 ]

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog.fc2.com/tb.php/2306-4ca0a90d
この記事にトラックバックする(FC2ブログユーザー)